Любые цифровые микросхемы строятся на основе простейших логических элементов:
Рассмотрим устройство и работу цифровых логических элементов подробнее.
Инвертор
Простейшим логическим элементом является инвертор, который просто изменяет входной сигнал на прямо противоположное значение. Его записывается в следующем виде:
где черта над входным значением и обозначает изменение его на противоположное. То же самое действие можно записать при помощи , приведённой в таблице 1. Так как вход у инвертора только один, то его таблица истинности состоит всего из двух строк.
Таблица 1. Таблица истинности логического элемента инвертора
| In | Out |
|---|---|
| 0 | 1 |
| 1 | 0 |
В качестве логического инвертора можно использовать простейший усилитель с транзистором, включенном по (или истоком для полевого транзистора). Принципиальная схема логического элемента инвертора, выполненная на биполярном n-p-n транзисторе, приведена на рисунке 1.
Рисунок 1. Схема простейшего логического инвертора
Микросхемы логических инверторов могут обладать различным временем распространения сигнала и могут работать на различные виды нагрузки. Они могут быть выполнены на одном или на нескольких транзисторах. Наиболее распространены логические элементы, выполненные по ТТЛ, ЭСЛ и КМОП технологиям. Но независимо от схемы логического элемента и её параметров все они осуществляют одну и ту же функцию.
Для того, чтобы особенности включения транзисторов не затеняли выполняемую функцию, были введены специальные обозначения для логических элементов — условно-графические обозначения. инвертора приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение логического инвертора
Инверторы присутствуют практически во всех сериях цифровых микросхем. В отечественных микросхемах инверторы обозначаются буквами ЛН. Например, в микросхеме 1533ЛН1 содержится 6 инверторов. Иностранные микросхемы для обозначения типа микросхемы используется цифровое обозначение. В качестве примера микросхемы, содержащей инверторы, можно назвать 74ALS04. В названии микросхемы отражается, что она совместима с ТТЛ микросхемами (74), произведена по улучшеной малопотребляющей шоттки технологии (ALS), содержит инверторы (04).
В настоящее время чаще применяются микросхемы поверхностного монтажа (SMD микросхемы), в которых содержится по одному логическому элементу, в частности инвертору. В качестве примера можно назвать микросхему SN74LVC1G04. Микросхема произведена фирмой Texas Instruments (SN), совместима с ТТЛ микросхемами (74) произведена по низковольтовой КМОП технологии (LVC), содержит только один логический элемент (1G), им является инвертор (04).
Для исследования инвертирующего логического элемента можно использовать широкодоступные радиоэлектронные элементы. Так, в качестве генератора входных сигналов можно использовать обычные переключатели или тумблеры. Для исследования таблицы истинности можно даже применить обычный провод, который будем поочередно подключать к источнику питания и ли общему проводу. В качестве логического пробника может быть использована низковольтовая лампочка или светодиод, соединенный последовательно с токоограничивающим . Принципиальная схема исследования логического элемента инвертора, реализованная с помощью этих простейших радиоэлектронных элементов, приведена на рисунке 3.
Рисунок 3. Схема исследования логического инвертора
Схема исследования цифрового логического элемента, приведенная на рисунке 3, позволяет наглядно получить данные для таблицы истинности. Подобное исследование проводится в Более полные характеристики цифрового логического элемента инвертора, такие как время задержки входного сигнала, скорость нарастания и спадания фронтов сигнала на выходе, можно получить при помощи импульсного генератора и осциллографа (желательно двухканального осциллографа).
Логический элемент "И"
Следующим простейшим логическим элементом является схема, реализующая операцию логического умножения "И":
F(x 1 ,x 2) = x 1 ^x 2где символ ^ и обозначает функцию логического умножения. Иногда эта же функция записывается в другом виде:
F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 2. В формуле, приведенной выше использовано два аргумента. Поэтому логический элемент, выполняющий эту функцию имеет два входа. Он обозначается "2И". Для логического элемента "2И" таблица истинности будет состоять из четырех строк (2 2 = 4) .
Таблица 2. Таблица истинности логического элемента "2И"
| In1 | In2 | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Как видно из приведённой таблицы истинности, активный сигнал на выходе этого логического элемента появляется только тогда, когда и на входе X, и на входе Y будут присутствовать единицы. То есть этот логический элемент действительно реализует операцию "И".
Проще всего понять, как работает логический элемент "2И", при помощи схемы, построенной на идеализированных ключах с электронным управлением, как это показано на рисунке 2. В приведенной принципиальной схеме ток будет протекать только тогда, когда оба ключа будут замкнуты, а, значит, единичный уровень на ее выходе появится только при двух единицах на входе.
Рисунок 4. Принципиальная схема логического элемента "2И"
Условно-графическое изображение схемы, выполняющей логическую функцию "2И", на принципиальных схемах приведено на рисунке 3, и с этого момента схемы, выполняющие функцию “И” будут приводиться именно в таком виде. Это изображение не зависит от конкретной принципиальной схемы устройства, реализующей функцию логического умножения.
Рисунок 5. Условно-графическое изображение логического элемента "2И"
Точно так же описывается и функция логического умножения трёх переменных:
F (x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3Её таблица истинности будет содержать уже восемь строк (2 3 = 4). Таблица истинности трёхвходовой схемы логического умножения "3И" приведена в таблице 3, а условно-графическое изображение на рисунке 4. В схеме же логического элемента "3И", построенной по принципу схемы, приведённой на рисунке 2, придётся добавить третий ключ.
Таблица 3. Таблица истинности схемы, выполняющей логическую функцию "3И"
| In1 | In2 | In3 | Out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Получить подобную таблицу истинности можно при помощи схемы исследования логического элемента "3И", подобной схеме исследования логического инвертора, приведенной на рисунке 3.
Рисунок 6. Условно-графическое обозначение схемы, выполняющей логическую функцию "3И"
Логический элемент "ИЛИ"
Следующим простейшим логическим элементом является схема, реализующая операцию логического сложения "ИЛИ":
F(x 1 ,x 2) = x 1 Vx 2где символ V обозначает функцию логического сложения. Иногда эта же функция записывается в другом виде:
F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 4. В формуле, приведенной выше использовано два аргумента. Поэтому логический элемент, выполняющий эту функцию имеет два входа. Такой элемент обозначается "2ИЛИ". Для элемента "2ИЛИ" таблица истинности будет состоять из четырех строк (2 2 = 4).
Таблица 4. Таблица истинности логического элемента "2ИЛИ"
| In1 | In2 | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Как и в случае, рассмотренном для , воспользуемся для реализации схемы "2ИЛИ" ключами. На этот раз соединим ключи параллельно. Схема, реализующая таблицу истинности 4, приведена на рисунке 5. Как видно из приведённой схемы, уровень логической единицы появится на её выходе, как только будет замкнут любой из ключей, то есть схема реализует таблицу истинности, приведённую в таблице 4.
Рисунок 7. Принципиальная схема логического элемента "2ИЛИ"
Так как функция логического суммирования может быть реализована различными принципиальными схемами, то для обозначения этой функции на принципиальных схемах используется специальный символ "1", как это приведено на рисунке 6.
Рисунок 6. Условно-графическое изображение логического элемента, выполняющего функцию "2ИЛИ"
Дата последнего обновления файла 29.03.2018
Литература:
Со статьей "логические элементы" читают:
Любая логическая схема без памяти полностью описывается таблицей истинности... Для реализации таблицы истинности достаточно рассмотреть только те строки...
http://сайт/digital/SintSxem.php
Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например...
http://сайт/digital/DC.php
Достаточно часто перед разработчиками цифровой аппаратуры встаёт обратная задача. Требуется преобразовать восьмиричный или десятичный линейный код в...
http://сайт/digital/Coder.php
Мультиплексорами называются устройства, которые позволяют подключать несколько входов к одному выходу...
http://сайт/digital/MS.php
Демультиплексорами называются устройства... Существенным отличием от мультиплексора является...
http://сайт/digital/DMS.php
Логическая схема – это схематическое изображение некоторого устройства, состоящего из переключателей и соединяющих их проводников, а также из входов и выходов, на которые подаётся и с которых снимается электрический сигнал.
Каждый переключатель имеет только два состояния: замкнутое иразомкнутое . Переключателю Х поставим в соответствие логическую переменную х, которая принимает значение 1 в том и только в том случае, когда переключатель Х замкнут и схема проводит ток; если же переключатель разомкнут, то х равен нулю.
Две схемы называются равносильными , если через одну из них проходит ток тогда и только тогда, когда он проходит через другую (при одном и том же входном сигнале).
Из двух равносильных схем более простой считается та схема, функция проводимости которой содержит меньшее число логических операций или переключателей.
При рассмотрении переключательных схем возникают две основные задачи: синтез ианализ схемы.
СИНТЕЗ СХЕМЫ по заданным условиям ее работы сводится к следующим трём этапам:
1. составлению функции проводимости по таблице истинности, отражающей эти условия;
2. упрощению этой функции;
3. построению соответствующей схемы.
АНАЛИЗ СХЕМЫ сводится к:
1. определению значений её функции проводимости при всех возможных наборах входящих в эту функцию переменных.
2. получению упрощённой формулы.
Построение логических схем
Как правило, построение и расчет любой схемы осуществляется начиная с ее выхода. Допустим, задано булево выражение:
F = BA + B A + C B.
Первый этап : выполняется логическое сложение, логическую операцию ИЛИ, считая входными переменными функции B A, B A и C B:
Второй этап : к входам элемента ИЛИ подключаются логические элементы И, входными переменными которых являются уже A, B, C и их инверсии:
Третий этап : для получения инверсий A и B на соответствующих входах ставят инверторы:
В 1 B &
Данное построение основано на следующей особенности, – поскольку значениями логических функций могут быть только нули и единицы, то любые логические функции могут быть представлены как аргументы других более сложных функций. Таким образом, построение логической схемы осуществляется с выхода ко входу.
2.1 Основные определения
Электронные схемы, построенные только на логике, называют комбинационными. Выход или выходы зависят только от комбинации переменных на входах.
В отличие от таких же схем, содержащих элементы памяти (например, триггеры), которые называют последовательностными. Последовательностные, так как выход (выходы) зависят не только от комбинации переменных, но и от состояния элементов памяти (последовательности записи в них).
Выделяют три основных вида логических элементов: 1 Выполняют операцию сложения (сумматор). Дизъюнкция.
F = x1 + x 2 |
||||||||
F = x1 + x 2 + ... + x n |
||||||||
2 Выполняют операцию умножения. Конъюнкция.
F = x1 x 2 ... x n
F = x1 x2 |
|||||||
3 Выполняют отрицание.
F = x
Логические элементы, реализующие эти операции, называют простейшими, а те, которые содержат несколько простейших, называют комбинированными.
Большая часть логических элементов сложения, умножения выполняется с отрицанием. Их типовая характеристика в статическом режиме имеет вид, изображенный на рисунке 2.1.
U пом+ U пом−
Рисунок 2.1 – Статическая характеристика логических элементов с отрицанием
U пом + – помеха, которая выводит логический элемент из устойчивого состояния
М на начало активной области в точку А (см. рисунок 2.1).
U пом − – помеха, выводящая из устойчивого состояния N в подножье активной области точки Б.
U - активная область, рабочая точка в этой области перемещается скачком,
и большинство логических элементов имеет ограничение по времени нахождения рабочей точки в этой области. Внутри между точками А и Б можно устанавливать рабочую точку только радиолюбителям.
В зависимости от цифровых величин U пом + , U пом − выделяют три вида логических схем:
- низкая помехоустойчивость (0,3÷0,4 долей вольта);
- средняя помехоустойчивость (0,4÷1 В);
- высокая помехоустойчивость (выше 1 В).
К схемам с высокой помехоустойчивостью относятся диодные логические схемы (до нескольких кВ); станковая логика (10÷15 В); комплементарная логика КМОП (6÷8 В).
По быстродействию выделяют четыре типа:
- время задержки менее 5 нс – сверхбыстродействие;
- 5÷10 нс – быстродействующая логика;
- 10÷50 нс – малое быстродействие;
- более 50 нс – медленнодействующие логические схемы.
Важным параметром является потребление мощности.
1 Выделяют микромощные логические схемы от одного до десятков мкВт на корпус. Обычно это КМОП–логика (см. КМОП–ключи) или логика с инжекционным питанием.
2 Логика со средним потреблением мощности от одного до десятков мВт на корпус. Обычно это ТТЛ–логика.
3 Логика с высоким потреблением мощности (сотни мВт на корпус).
Ранее была тенденция: чем больше потребление, тем выше быстодействие, потому что элементы транзисторов различных типов переключаются наиболее быстро в активной области (в этой области наибольшее потребление).
Выделяют
– диодные логические схемы (наиболее простые);
– транзисторно–транзисторные (ТТЛ–логика);
– эмиттерно–связная логика (ЭСЛ) – разновидность ТТЛ, отличие в эмиттерных связях, режиме и отрицательном питании, поэтому логику еще называют отрицательной в отличие от положительной логики ТТЛ (+2...5В). Для соединения, согласования их друг с другом, применяют схемы согласования ПУ (преобразователи уровня К500, ПУ124, ПУ125, К176 ПУ1, ПУ10).
– логика с инжекционным питанием И 2 Л – разновидность ТТЛ–логики (И2 – интегральная с инжекционным питанием).
– КМОП–логика – разновидность ТТЛ, но на УТ разного типа проводимости.
– ОПТЛ – (оптронные связи, транзисторная логика) дает гальваническую развязку.
– логика ПТШ, использующая полевые транзисторы Шоттки.
– логические матрицы.
По температурному запасу выделяют
– микросхемы широкого применения с температурным диапазоном -10°С…+70°С
– микросхемы специального применения -60°С… +125°С
Выделяют также по числу входов и по нагрузочной способности
– с малым числом входов m до десяти
– с большим числом входов – свыше десяти
– с малой нагрузочной способностью n, равной единице.
Под нагрузочной способностью подразумевают количество однотипных логических схем, которые можно подключить к выходу точно такой же логической схемы. Малую нагрузочную способность имеют пассивные логические схемы.
– со средней нагрузочной способностью n до десяти
– с высокой нагрузочной способностью n>10
2.2 Диодные логические схемы
Это самые простые схемы, имеют наивысшую помехоустойчивость. Число входов в среднем достигает десяти. Нагрузкой обычно является один элемент. Имеется ввиду, что нагрузка - точно такой же ЛЭ. Малая нагрузочная способность потому, что эти схемы относятся к пассивным, нет усилителей мощности. Частотный диапазон невысокий (до 1 МГц), так как объединенные параллельные диодные входы эквивалентны объединению параллельных конденсаторов, которые заряжаются, разряжаются. На это необходимо время, снижается быстродействие.
На рисунке 2.2 представлена диодно–логическая схема сложения.
Рисунок 2.2 – Диодно–логическая схема сложения
Возможны два состояния:
1 Входы соединены с землей через открытые выходы таких же логических схем. Иногда принимают это состояние эквивалентным соединению всех входов с землей посредством проводников.
2 Для того, чтобы открыть диоды необходимо подать напряжение, уровень которого в несколько раз больше зоны нечувствительности диодов.
5 В – минимальное стандартное напряжение, но оно может быть и 500 В и 5 кВ, если диоды высоковольтные. В этом случае и нагрузочная способность может быть больше единицы, но потребление схем становится большим.
Схема работает следующим образом. Принимаем, что на вход Х1 подается высокий уровень напряжения, который называется единицей. Этот уровень должен поступать с выхода точно такой же логической схемы, или каким-то другим способом, имитирующим те же условия. Но так как единица поступает только на вход Х1, то на остальных входах Х2…Хn должны быть нули. Они тоже должны быть организованы выходами таких же логических схем. В простейшем случае это могут быть проводники (перемычки), соединяющие входы Х2…Хn с землей. Следовательно, диод VD1 будет открыт, высокий уровень Х1 через VD1 проходит на выход, на котором выделяется также этот высокий уровень, из которого вычитается падение напряжения на диоде. Т.е. на выходе будет уже меньший высокий уровень, тем не менее, его называют единицей. Диоды VD2… VDn в это время будут закрыты, так как на входах Х2…Хn низкие уровни, их барьерные емкости включены параллельно, накапливают заряд.
Если теперь подать высокий уровень на вход Х2, то откроется VD2 но состояние выхода F почти не изменится, т.е. там сохраняется высокий уровень – единица. То же самое будет при подаче единицы на все входы одновременно. Таким образом, удовлетворяется операция логического сложения.
Принцип двойственности состоит здесь в том, что если единицами назвать низкие уровни на входах и на выходе, то эта логическая схема сложения будет выполнять логическую операцию умножения (см. рисунок 2.2).
ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
Общие сведения.
Выше отмечалось, что логические функции и их аргументы принимают значение лог.0 и лог.1. При этом следует иметь в виду, что в устройствах лог.0 и лог.1 соответствует напряжению определенного уровня (либо формы). Наиболее часто используется два способа физического представления лог.0 и лог.1: потенциальный и имульсный .
При потенциальной форме (рис. 2.1,а и 2.1,б) для представления лог.0 и лог.1 используется напряжение двух уровней: высокий уровень соответствует лог.1 (уровень лог.1 ) и низкий уровень соответствует лог.0 (уровень лог.0 ). Такой способ представления значений логических величин называется положительной логикой. Относительно редко используют так называемую отрицательную логику, при которой лог.1 ставят в соответствии низкий уровень напряжения, а лог.0 - высокий уровень. В дальнейшем, если это не оговаривается особо, будем пользоваться только положительной логикой.
При импульсной форме лог.1 соответствует наличие импульса, логическому 0 - отсутствие импульса (рис.2.1, в).
Заметим, что, если при потенциальной форме соответствующая сигналу информация (лог.1 либо лог.0) может быть определена практически в любой момент времени, то при импульсной форме соответствие между уровнем напряжения и значением логической величины устанавливается в определенные дискретные моменты времени (так называемые тактовые моменты времени), обозначенные на рис.2.1,в целыми числами t = 0, 1, 2,...
Общие обозначения логических элементов.
Логические элементы базиса И, ИЛИ, НЕ на дискретных компонентах.
диодный элемент ИЛИ (сборка)
Логический элемент ИЛИ, выполняемый на диодах, имеет два и более входов и один выход. Элемент может работать как при потенциальном, так и при импульсном представлении логических величин.
На рис. 2.2,а приведена схема диодного элемента для работы с потенциалами и импульсами положительной полярности. При использовании отрицательной логики и отрицательных потенциалов, либо импульсов отрицательной полярности необходимо изменить полярность включения диодов, как показано на рисунке 2.2,б.
Рассмотрим работу схемы на рис. 2.2,а. Если импульс (либо высокий потенциал) действует лишь на одном входе, то открывается подключенный к этому входу диод и импульс (либо высокий потенциал) передается через открытый диод на резистор R. При этом на резистре R образуется напряжение той полярности, при которой диоды в цепях остальных входов оказываются под действием запирающего напряжения.
рис. 2.2.
Если сигналы, соответствующие лог.1, одновременно поступают на несколько входов, то при строгом равенстве уровней этих сигналов откроются все диоды, подключенные к этим входам.
Если сопротивление открытого диода мало по сравнению с сопротивлением резистора R, уровень выходного напряжения будет близок к уровню входного сигнала независимо от того, на скольких входах одновременно действует сигнал лог.1.
Заметим, что если уровни входных сигналов разнятся, то открывается лишь диод того из входов, уровень сигнала на котором имеет наибольшее значение. На резисторе R образуется напряжение, близкое к наибольшему из напряжений, действующих на входах. Все остальные диоды закрываются, отключая от выхода источники с малым уровнем сигнала.
Таким образом, на выходе элемента образуется сигнал, соответствующий лог.1, если хотя бы на одном из входов действует лог.1. Следовательно, элемент реализует операцию дизъюнкции (операцию ИЛИ).
Рассмотрим факторы, влияющие на форму выходного импульса. Пусть элемент имеет n входов и на один из них подан прямоугольный импульс напряжения от источника с выходным сопротивлением R вых. Подключенный к этому входу диод открыт и представляет собой малое сопротивление. Отсальные диоды закрыты, емкости С д их p-n - перходов через выходные сопротивления подключенных ко входам источников оказываются включенными параллельно выходу элемента. Вместе с емкостью нагрузки и монтажа С н образуется некоторая эквивалентная емкость С эк = С д + (n-1)С д, подключенная параллельно R (рис. 2.3,а).
В момент подачи на вход импульса из-за емкости С эк напряжение на выходе не может возрасти скачком; оно растет по экспоненциальному закону с постоянной времени
(так как R вых < R), стремясь к значению U вх R/(R + R вых).
рис. 2.3.
В момент окончания входного импульса напряжение на заряженном конденсаторе С эк не может упасть скачком; оно снижается по экспоненциальному закону с постоянной времени (в это время все диоды оказываются закрытыми); т.к. длительность среза выходного импульса больше длительности его фронта (рис.2.3,б). Подача следующего импульса на вход элемента допускается лишь после того, как остаточное напряжение на выходе от действия предыдущего импульса снизится до определенного малого значения. Поэтому медленный спад выходного напряжения вызывает необходимость увеличения тактового интервала и, следовательно, является причиной снижения быстродействия.
диодный элемент И (схема совпадения)
Логический элемент И имеет один выход и два или более входов. Диодный элемент И может работать с информацией, представленной как в потенциальной, так и в импульсной форме.
На рис.2.4,а приведена схема, используемая при положительных значениях входных напряжений. При использовании отрицательной логики и отрицательных входных напряжений, либо импульсов отрицательной полярности необходимо изменить полярность напряжения источника питания и полярность включения диодов (рис. 2.4,б).
рис. 2.4.
Пусть на одном из входов цепи на рис.2.4,а действует низкий уровень напряжения, соответствующий уровню лог.0. Ток будет замыкаться в цепи от источника E через резистор R, открытый диод и источник низкого входного напряжения. Так как сопротивление открытого диода мало, то низкий потенциал со входа через открытый диод будет передаваться на выход. Диоды, подключенные к остальным входам, на который действует высокий уровень напряжения, оказываются закрытыми. Действующее на диоде напряжение можно определить суммированием напряжений при обходе внешней по отношению к диоду цепи от его анода к катоду. При таком обходе напряжение на диоде оказывается равным U д = U вых - U вх. Таким образом, выходное напряжение, прикладываемое к анодам диодов, является для них положительным, стремящимся открыть диоды; входное напряжение, прикладываемое к катоду, - отрицательным, стремящимся закрыть диод. И если u вых < u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.
Таким образом, если хотя бы на одном из входов действует напряжение низкого уровня (лог.0), то на выходе элемента образуется напряжение низкого уровня (лог.0).
Пусть на всех входах действуют напряжения высокого уровня (лог.1). Они могут несколько отличаться по значению. При этом будет открыт тот диод, который подключен ко входу с более низким напряжением. Это напряжение через диод будет передаваться на выход. Остальные диоды будут практически закрыты. На выходе установится напряжение высокого уровня (лог.1).
Следовательно, на выходе элемента устанавливается напряжение уровня лог.1 в том и только в том случае, когда на всех входах действует напряжение уровня лог.1. Таким образом, убеждаемся в том, что элемент выполняет логическую операцию И.
Рассмотрим форму выходного импульса (рис.2.5).
Будем считать, что к выходу подключен некоторый эквивалентный емкостной элемент С эк, емкость которого включает в себя емкости нагрузки, монтажа и закрытых диодов. В момент подачи импульса напряжения одновременно на все входы напряжение на С эк (на выходе элемента) не может возрасти скачком. Все диоды вначале оказываются закрытыми входными напряжениями, являющимися для диодов отрицательными. Поэтому источники входных сигналов будут отключены от С эк. Конденсатор С эк заряжается от источника Е через резистор R. Напряжение на конденсаторе (а значит и на выходе элемента) растет по экспоненциальному закону с постоянной времени (рис. 2.5,б). В момент времени, когда u вых превысит минимальное из входных напряжений, откроется соответствующий диод и рост u вх прекратится. Ток от источника Е, ранее замыкавшийся через С эк, переключается в цепь открытого диода.
рис. 2.5.
В момент окончания входных импульсов все диоды открываются положительным для них напряжением u вых. Происходит относительно быстрый разряд С эк через открытые диоды и малые выходные сопротивления источников входных сигналов. Напряжение на выходе снижается по экспоненциальному закону с малой постоянной времени .
Сравнение форм выходных импульсов диодных элементов ИЛИ и И показывает, что в элементе ИЛИ оказывается более растянутым срез импульса, в элементе И - его фронт.
транзисторный элемент НЕ (инвертор)
рис. 2.6.
Операция НЕ может быть реализована ключевым элементом, представленным на рис. 2.6,а. Следует иметь в виду, что этот элемент выполняет операцию НЕ только при потенциальной форме представления логических величин. При низком уровне входного сигнала, соответствующем лог.0, транзистр закрыт, на его выходе устанавливается напряжение высокого уровня Е (лог1). И наоборот, при высоком уровне входного напряжения (уровне лог.1) транзистр насыщен, на его выходе устанавливается напряжение, близкое к нулю (уровня лог.0). Графики входных и выходных напряжений представлены на рис. 2.6,б.
Интегральные логические элементы базиса И-НЕ и их параметры.
Интегральные логические элементы используются при потенциальной форме представления логических величин.
Схема интегрального элемента И-НЕ типа ДТЛ показана на рис. 2.7. Элемент может быть разбит на две последовательно включенные функциональные части. Входные величины подаются на часть, представляющую собой диодный логический элемент И. Вторая часть элемента, выполненная на транзисторе, представляет собой инвертор (выполняющий операцию НЕ). Таким образом, в элементе последовательно выполняются логические операции И и НЕ и, следовательно, в целом он реализует логическую операцию И-НЕ.
Если на всех входах элемента действует напряжение высокого уровня (лог.1), то на выходе первой части схемы (в точке А) образуется напряжение высокого уровня. Это напряжение через диоды VD пердаются на вход транзистора, который оказывается в режиме насыщения, на выходе элемента напряжение низкого уровня (лог.0).
рис. 2.7.
Если же хотя бы на одном из входов будут действовать напряжение низкого уровня (лог.0), то в точке А образуется напряжение низкого уровня (близкого к нулю), транзистор закрыт и на выходе элемента напряжение высокого уровня (лог.1). Работа диодного элемента И в интегральном исполнении отличается от работы рассмотренного выше такого же элемента на дискретных компонентах тем, что при одновременной подаче лог.1 на все входы - все диоды оказываются закрытыми. Благодаря этому уменьшается до весьма малого значения потребление тока от источника, подающего на вход напряжение лог.1.
Рассмотрим подробнее работу инверторной части элемента. Вначале отметим некоторые особенности транзисторов интегральных микросхем. В микросхемах используются кремниевые транзисторы типа n-p-n (при этом напряжение коллекторного питания имеет положительную полярность и транзистор открывается при положительном напряжении между базой и эммитером). На рис. 2.8 показана типичная зависимость тока коллектора от напряжения между базой и эммитером в активном режиме. Особенность этой характеристики в том, что практически транзистор начинает открываться при относительно высоких значениях базового напряжения (обычно превышающих 0,6 В). Эта особенность позволяет обходиться без источников базового смещения, так как и при положительных напряжениях на базе в десятые доли вольта транзистор оказывается практически закрытым. Наконец, еще одна особенность транзистора микросхем состоит в том, что напряжение между коллектором и эммитером в режиме насыщения сравнительно высоко (оно может быть 0,4 В и выше).
рис. 2.8.
Пусть сигналы на входы логического элемента подаются с выходов аналогичных элементов. Примем напряжение лог.1 равным 2,6 В, напряжение лог.0 равным 0,6 В, напряжения на открытых диодах и напряжение база - эмиттер насыщенного транзистора равными 0,8 В.
При подаче на все входы (см. рис. 2.7) напряжения 2,6 В (уровень лог.1) закрываются диоды на входах, ток от источника Е 1 через резистор R 1 , диоды VD проходит в базу транзистора, устанавливая транзистор в режим насыщения. На выходе элемента образуется напряжение низкого уровня 0,6 В (уровень лог.0). Напряжение U А равно сумме напряжений на диодах VD и напряжения U БЭ: 3·0,8 = 2,4 В. Таким образом, входные диоды оказываются под обратным напряжением 0,2 В.
Если хотя бы на один из входов подается напряжение низкого уровня 0,6 В (уровень лог.0), то ток от источника Е 1 замыкается через резистор R 1 , открытый входной диод и источник входного сигнала. При этом U А = 0,8 + 0,6 = 1,4 В. При таком напряжении транзистор оказывается закрытым благодаря смещению, обеспечиваемому диодами VD (эти диоды называются смещающими диодами ). Ток от источника Е 1 , протекая через резистор R 1 , диоды VD и резистор R 2 , создает на смещающих диодах падение напряжения, близкое к U А. Напряжение U БЭ положительно, но значительно меньше 0,6 В, и транзистор закрыт.
Элемент И-НЕ диодно-транзисторной логики (ДТЛ)
Основная схема элемента, приведенная на рис.2.9, как и рассмотренная выше схема элемента ДТЛ, состоит из двух последовательно включенных функциональных частей: схемы, выполняющей операцию И, и схемы инвертора. Отличительная особенность построения схемы И в элементе ТТЛ состоит в том, что в ней использован один многоэмиттерный транзистор МТ, заменяющий группу входных диодов схемы ДТЛ. Эмиттерные переходы МТ выполняют роль входных диодов, а коллекторный переход - роль смещающего диода в цепи базы транзистора инвертирующей части схемы элемента.
При рассмотрении принципа работы МТ его можно представить сотоящим из отдельных тарнзисторов с объединеными базами и коллекторами, как показано на рис.2.9,б.
рис. 2.9
Пусть на все входы элемента подано напряжение уровня лог.1 (3,2 В). Возможное при этом распределение потенциалов в отдельных точках схемы приведено на рис.2.10,а. Эмиттерные переходы МТ оказываются смещенными в обратном направлении (потенциалы эмиттеров выше потенциалов базы), коллекторный переход МТ, наоборот, смещен в прямом направлении (потенциал коллектора ниже потенциала базы). Таким образом, МТ можно представить транзисторами, работающими в активном режиме с инверсным включением (в таком включении эмиттер и коллектор меняются ролями). Многоэмиттерный транзистор выполняется таким образом, чтобы его коэффициент усиления в инверсном включении был много меньше единицы. Поэтому эмитторы отбирают от источников входных сигналов малый ток (в отличии от элементов ДТЛ, где этот ток через закрытые входные диоды практически равен нулю). Базовый ток МТ через коллекторный переход втекает в базу транзистора VT, удерживая последний в режиме насыщения. На выходе устанавливается напряжение низкого уровня (лог.0).
рис. 2.10.
Рассмотрим другое сотояние схемы. Пусть хотя бы на одном из входов действует напряжение уровня лог.0. Возникающее при этом распределение потенциалов показано на рис.2.10,б. Потенциал базы МТ выше потенциала эмиттера и коллектора. Следовательно, оба перехода, эмиттерный и коллекторный, смещены в прямом направлении и МТ находится в режиме насыщения. Весь базовый ток МТ замыкается через эмиттерные переходы. Напряжение между эмиттером и коллектором близко к нулю, и действующий на эмиттере низкий уровень напряжения через МТ передается на базу транзистора VT. Транзистор VT закрыт, на выходе высокий уровень напряжения (уровень лог.1). При этом практически весь базовый ток МТ замыкается через смещенный в прямом направлении эмиттерный переход МТ.
Основные параметры интегральных логических элементов
Рассмотрим основные параметры и способы их улучшения.
Коэффициент объединения по входу определяет число входов элемента, предназначенных для подачи логических переменных. Элемент с большим коэффициентом объединения по входу имеет более широкие логические возможности.
Нагрузочная способность (или коэффициент разветвления по выходу ) определяет число входов аналогичных элементов, которое может быть подключено к выходу данного элемента. Чем выше нагрузочная способность элементов, тем меньше число элементов может потребоваться при построении цифрового устройства.
Для повышения нагрузочной способности в ДТЛ и ТТЛ применяют усложненную схему инвертирующей части. Схема элемента с одним из вариантов сложного инвертора приведена на рис.2.11.
рис. 2.11
Рисунок 2.11,а иллюстрирует режим включенного элемента. Если на всех входах действует напряжение уровня лог.1, весь текущий через резистр R1 ток подается в базу транзистора VT2. Транзистор VT2 открывается и переходит в режим насыщения. Эмиттерный ток транзистора VT2 втекает в базу транзистора VT5, удерживая этот транзистор в открытом состоянии. Транзисторы VT3 и VT4 закрываются, так как при эмиттерном переходе каждого из них действует напряжение 0,3В, недостаточное для открывания тарнзисторов.
На рис. 2.11,б показан режим выключенного элемента. Если хотя бы на одном из входов действует напряжение уровня лог.0, то ток резистора R1 полностью переключается во входную цепь. Транзисторы VT2 и VT5 закрываются, на выходе напряжение уровня лог.1. Транзисторы VT3, VT4 работают в двух последовательно включенных эмиттерных повторителях, на вход которых подается ток через резистор R2, а эмиттерный ток транзитсора VT4 питает нагрузку.
В выключенном состоянии элемента с простым инвертором ток в нагрузку подается от источника питания через коллекторный резистор Rк с большим сопротивлением (см. рис. 2.11,б). Этот резистор ограничивает максимальное значение тока в нагрузке (с ростом тока нагрузки увеличивается падение напряжения на Rк, уменьшается напряжение на выходе). В элементе со сложным инвертором в нагрузку подается эмиттерный ток транзистора VT4, работающего в схеме эмиттерного повторителя. Так как выходное сопротивление эмиттерного повторителя мало, то выходное напряжение равно слабее зависти от тока нагрузки и допустимы большие значения нагрузочного тока.
Быстродействие логических элементов является одним из важнейших параметров логических элементов, оно оценивается задержкой распространения сигнала от входа к выходу элемента.
На рис.2.12 приведена форма входного и выходного сигналов логического элемента (инвертора): t 1,0 3 - время задержки переключения выхода элемента из состояния 1 в сотояние 0; t 0,1 3 - задержка переключения из состояния 0 в состояние 1. Как видно из рисунка, время задержки измеряется на уровне, среднем между уровнями лог.0 и лог.1. Средняя задержка распространения сигнала t з ср = 0,5 (t 0,1 3 + t 1,0 3). Этот параметр используется пр расчете задаержкит распространения сигналов в сложных логических скхемах.
рис. 2.12
Рассмотрим факторы, влияющие на быстродействие логического элемента, и методы повышения быстродействия.
Для повышения скорости переключения транзисторов в элементе необходимо использовать более высокочастотные тарнзисторы и перключение транзисторов производить большими управляющими токами в цепи базы; существенное уменьшение времени задержки достигается благодаря использованию насыщенного режима работы транзитсоров (в этом случае исключается время, необходимое на рассасывание неосновных носителей в базе при выключении транзисторов).
рис. 2.13
Этот процесс можно ускорить следующими приемами:
· уменьшением R (и следовательно уменьшением постоянной времени ); однако при этом растут потребляемые от источника питания ток и мощность;
· использование в элементе малых перепадов напряжения;
· применение на выходе элемента эмиттерного повторителя, уменьшающего влияние емкости нагрузки.
Ниже при описании логических элементов эмиттерно-связаной логики показано использование этих методов для повышения бысеродействия элементов.
рис. 2.13
Помехоустойчивость определяется максимальным значением помехи, не вызывающей нарушения работы элемента.
Для количественной оценки помехоустойчивости воспользуемся так называемой передаточной характеристикой логического элемента (инвертора). На рисунке 2.14 приведена типичная форма этой характеристики.
рис. 2.14
Передаточная характеристика представляет собой зависимость выходного напряжения от входного. Для ее получения необходимо соединить все входы логического элемента и, изменяя напряжение на выходе, отмечать соответствующие значения напряжения на выходе.
При увеличении входного напряжения от нуля до порогового уровня лог.0 U 0 п напряжение на выходе уменьшается от уровня лог.1 U 1 min . Дальнейшее увеличение входного приводит к резкому снижению выходного. При больших значениях входного напряжения, превышающих пороговый уровень лог.1 U 0 max . Таким образом, при нормальной работе элемента в статическом (установившемся) режиме недопустимы входные напряжения U 0 п < u вх
Допустимыми считаются такие помехи, которые, наложившись на входное напряжение, не выведут его в область недопустимых значений U 0 п < u вх
Логический элемент эмиттерно-связанной логики
Типовая схема интегрального элемента эмиттерно-связанной логики приведена на рис. 2.15.
рис. 2.15.
Транзисторы VT 0 , VT 1 , VT 2 , VT 3 работают в схеме переключателя тока, транзисторы VT 4 , VT 5 - в выходных эмиттерных повторителях. На схеме показаны значения потенциалов в различных точках при подаче на вход напряжения уровня лог.1; в скобки заключены значения потенциалов тех же точек для случая, когда на все входы элемента подано напряжения уровня лог.0. Значения этих потенциалов соответствуют следующим уровням:
· напряжение источника питания E к = 5 В;
· уровень лог.1 U 1 = 4,3 В;
· уровень лог.1 U 0 = 3,5 В;
· напряжение между базой и эмиттером открытого транзистора U бэ = 0,7 В.
Рассмторим принцип работы интегрального логического элемента ЭСЛ (см. рис. 2.15).
Пусть на Вх 1 подается напряжение U 1 = 4,3 В. Транзистор VT 1 открыт; эмиттерный ток этого транзистора создает на резисторе R падение напряжения U а = U 1 -U бэ = 4,3 - 0,7 = 3,6 В; коллекторный ток создает на резисторе R к1 напряжение U Rк1 = 0,8 В; напряжение на коллекторе транзистора U б = E к - U Rк1 = 5 - 0,8 = 4,2 В.
Напряжение между базой и эмиттером транзистора VT 0 U бэ VT0 = U - U а = 3,9 - 3,6 = 0,3 В; это напряжение недостаточно для открывания транзистора VT 0 . Таким образом, открытое состояние любого из транзисторов VT 1 , VT 2 , VT 3 приводит к закрытому состоянию транзистора VT 0 . Ток через резистор R к2 весьма мал (течет лишь базовый ток транзистора VT 5) и напряжение на коллекторе VT 0 .
Рассмотрим другое состояние логического элемента. Пусть на всех входах действует напряжение лог.0 U 0 = 3,5 В. При этом оказывается открытым транзистор VT 0 (из всех транзисторов, эмиттеры которых объеденины, открывается тот, на базе которого более высокое напряжение); U а = U - U бэ = 3,9 - 0,7 = 3,2 В; напряжение между базой и эмиттером транзисторов VT 1 , VT 2 , VT 3 равно U бэ VT1...VT0 = U 0 - U а = 3,5 - 0,7 = 0,3 В и эти транзисторы закрыты; U б = 5 В; U в = 4,2 В.
Напряжения от точек б и в передаются на выходы элемента через эмиттерные повоторители; при этом уровень напряжения снижается на значение U бэ = 0,7 В. Обратим внимание на то важное обстоятельство, что напряжения на выходах равны U 1 (4,3 В), либо U 0 (3,5 В).
Выясним, какая логическая функция формируется на выходах элемента.
В точке в и на Вых 2 образуется напряжение низкого уровня при открытом транзисторе VT 0 , т.е. в случае, когда х 1 = 0, х 2 = 0, х 3 = 0. При любой другой комбинации значений входных переменных транзистр VT 0 закрыт и на Вых 2 образуется напряжение высокого уровня. Из этого следует, что на Вых 2 формируется дизъюнкция переменных х 1 Vх 1 Vх 1 . На Вых 1 формируется функция ИЛИ-НЕ .
Следовательно, логический элемент выполняет операции ИЛИ-НЕ и ИЛИ.
В мткросхемах ЭСЛ точку г делают общей, а точку д подключают к источнику питания с напряжением -5В. В этом случае потенциалы всех точек схемы снижаются до 5 В.
Расмотренный логический элемент относится к классу наиболее быстродействующих элементов (малое время задержки распространения сигнала) обеспечивается следующими факторами: открытые транзисторы находятся в активном режиме (не в режиме насыщения); применение на выходах эмиттерных повторителей обеспечивает ускорение процесса перезаряда емкостей, подключенных к выходам; транзисторы включены по схеме включения с общей базой, что улучшает частотные свойства транзисторов и ускоряет процесс их переключения; выбран малым перепад логических уровней U 1 -U 0 = 0,8 В (однако это приводит к сравнительно низкой помехоустойчивости элемента).
Логические элементы на МДП-транзисторах
рис. 2.16
На рис. 2.16 показана схема логического элемента с индуцированным каналом типа n (так называемая n МДП - технология). Основные транзисторы VT 1 и VT 2 включены последовательно, транзистор VT 3 выполняет роль нагрузки. В случае, когда на обоих входах элемента действует высокое напряжение U 1 (х 1 =1, х 2 =1), оба транзистора VT 1 и VT 2 оказываются открытыми и на выходе устанавливается низкое напряжение U 0 . Во всех остальных случаях хотя бы один из транзисторов VT 1 или VT 2 закрыт и на выходе устанавливается напряжение U 1 . Таким образом, элемент выполняет логическую функцию И-НЕ.
рис. 2.17
На рис. 2.17 приведена схема элемента ИЛИ-НЕ. На его выходе устанавливается низкое напряжение U 0 , если хотя бы на одном из входов действует высокое напряжение U 1 , открывающее один из основных транзисторов VT 1 и VT 2 .
рис. 2.18
Приведенная на рис. 2.18 схема представляет собой схему элемента ИЛИ-НЕ КМДП-технологии. В ней транзисторы VT 1 и VT 2 - основные, транзисторы VT 3 и VT 4 - нагрузочные. Пусть высокое напряжение U 1 . При этом транзистор VT 2 открыт, транзистор VT 4 закрыт и независимо от уровня напряжения на другом входе и состояния остальных транзисторов на выходе устанавливается низкое напряжение U 0 . Элемент реализует логическую операцию ИЛИ-НЕ.
КМПД-схема характеризуется весьма малым потребляемым током (а следовательно, и мощности) от источников питания.
Логические элементы интегральной инжекционной логики
рис. 2.19
На рис. 2.19 показана топология логического элемента интегральной инжекционной логики (И 2 Л). Для создания такой структуры требуются две фазы диффузии в кремнии с проводимостью n-типа: в процессе первой фазы образуются области p 1 и p 2 , второй фазы - области n 2 .
Элемент имеет структуру p 1 -n 1 -p 2 -n 1 . Такую четырехслойную структуру удобно рассматривать, представив ее соединением двух обычных трехслойных транзисторных структур:
p 1 - n 1 - p 2 n 1 - p 2 - n 1
Соответствующая такому представлению схема показана на рис.2.20,а. Рассмотрим работу элемента по это схеме.
рис. 2.20
Транзистор VT 2 со структурой типа n 1 -p 2 -n 1 выполняет функции инвертора, имеющего несколько выходов (каждый коллектор образует отдельный выход элемента по схеме с открытым коллектором).
Транзистор VT 2 , называемый инжектором , имеет структуру типа p 1 -n 1 -p 2 . Так как область n 1 у этих транзисторов общая, эмиттер транзистора VT 2 должен быть соединен с базой транзистора VT 1 ; наличие общей области p 2 приводит к необходимости соединения базы транзистора VT 2 с коллектором транзистора VT 1 . Так образуется соединение транзисторов VT 1 и VT 2 , показанное на рис.2.20,а.
Так как на эмиттере транзистора VT 1 действует положительный потенциал, а база находится под нулевым потенциалом, эмиттерный переход оказывается смещенным в прямом направлении и транзистор открыт.
Коллекторный ток этого транзистора может замкнуться либо через транзистор VT 3 (инвертор предыдущего элемента), либо через эмиттерный переход транзистора VT 2 .
Если предыдущий логический элемент находится в открытом состоянии (открыт транзистор VT 3), то на входе данного элемента низкий уровень напряжения, который действуя на базе VT 2 , удерживает этот транзистор в закрытом состоянии. Ток инжектора VT 1 замыкается через транзистор VT 3. При закрытом состоянии предыдущего логического элемента (закрыт транзисторVT 3) коллекторный ток инжектора VT 1 втекает в базу транзистора VT 2 , и этот транзистор устанавливается в открытое состояние.
Таким образом, при закрытом VT 3 транзистор VT 2 открыт и, наоборот, при открытом VT 3 транзистор VT 2 закрыт. Открытое состояние элемента соответствует состоянию лог.0, закрытое - сотсоянию лог.1.
Инжектор явялется источником постоянного тока (который может быть общим для группы элементов). Часто пользуются условным графическим обозначением элемента, представленным на рис. 2.21,б.
На рис. 2.21,а показана схема, реализующая операцию ИЛИ-НЕ. Соединение коллекторов элементов соответствует выполнению операции так называемого монтажного И . Действительно, достаточно, чтобы хотя бы один из элементов находился в открытом состоянии (состоянии лог.0), тогда ток инжектора следующего элемента будет замыкаться через открытый инвертор и на на объединенном выходе элементов установится низкий уровень лог.0. Следовательно, на этом выходе формируется величина, соответствующая логическому выражению х 1 ·х 2 . Применение к нему преобразования де Моргана приводит к выражению х 1 ·х 2 = . Следовательно, данное соединение элементов действительно реализует операцию ИЛИ-НЕ.
рис. 2.21
Логические элементы И 2 Л имеют следующие достоинства:
· обеспечивают высокую степень интеграции; при изготовлении схем И 2 Л используются те же технологические процессы, что и при производстве интегральных схем на биполярных транзисторах, но оказывается меньшим число технологических операций и необходимых фотошаблонов;
· используется пониженное напряжение (около 1В);
· обеспечивают возможность обмена в широких пределах мощности на быстродействие (можно изменять на несколько порядков потребляемую мощность, что соответственно приведет к изменению быстродействия);
· хорошо согласуются с элементами ТТЛ.
На рис. 2.21,б показана схема перехода от элементов И 2 Л к элементу ТТЛ.
- Коэффициент объединения по входу К об - число входов, с помощью которых реализуется логическая функция.
- Коэффициент разветвления по выходу К раз показывает, какое число логических входов устройств этой же серии может быть одновременно присоединено к выходу данного логического элемента.
- Быстродействие характеризуется временем задержки распространения сигналов через ЛЭ и определяется из графиков зависимости от времени входного и выходного сигналов (Рисунок 10). Различают время задержки распространения сигнала при включенииЛЭ t 1,0 зд.р , время задержки сигнала при выключении t 0,1 зд.р и среднее время задержки распространения t 1,0 зд.р ср .
Рисунок 10 К определению времени задержки распространения сигнала ЛЭ
Средним временем задержки распространения сигнала называют интервал времени, равный полусумме времён задержки распространения сигнала при включении и выключении логического элемента:
t зд.р ср = (t 1,0 зд.р + t 0,1 зд.р )/2
- Напряжение высокого U 1 и низкого U 0 уровней (входные U 1 вх и выходные U 0 вых ) и их допустимая нестабильность. Под U 1 и U 0 понимают номинальные значения напряжений «Лог.1» и «Лог.0»; нестабильность выражается в относительных единицах или в процентах.
- Пороговые напряжения высокого U 1 пор и низкого U 0 пор уровней. Под пороговым напряжением понимают наименьшее (U 1 пор ) или наибольшее (U 0 пор ) значение соответствующих уровней, при котором начинается переход логического элемента в другое состояние. Эти параметры определяются с учётом разброса параметров соответствующей серии в рабочем диапазоне температур; в справочниках часто приводится одно усреднённое значение U ПОР .
- Входные токи I 0 вх, I 1 вх соответственно при входных напряжениях низкого и высокого уровней.
- Помехоустойчивость. Статическая помехоустойчивость оценивается по передаточным характеристикам логического элемента как минимальная разность между значениями выходного и входного сигналов относительно порогового значения с учётом разброса параметров в диапазоне рабочих температур:
U - ПОМ = U 1 вых .min – U ПОР
U + ПОМ = U ПОР – U 0 вых .min
В справочных данных обычно приводится одно допустимое значение помехи, которое не переключает ЛЭ при допустимых условиях эксплуатации.
- Потребляемая мощность P пот или ток потребления I пот.
- Энергия переключения - работа, затрачиваемая на выполнение единичного переключения. Это интегральный параметр, используемый для сравнения между собой микросхем различных серий и технологий. Он находится как произведение потребляемой мощности и среднего времени задержки распространения сигнала.
3.2 Транзисторно-транзисторная логика
Элементы транзисторно-транзисторной логики (ТТЛ) составляют базу микросхем среднего и высокого быстродействия. Разработано и используется несколько вариантов схем, имеющих различные параметры.
Рисунок 11 Логические элементы И-НЕ с простым а) и сложным б) инвертором
3.2.1 ТТЛ элемент И-НЕ с простым инвертором
В состав такого элемента входит многоэмиттерный транзистор VT1 (рисунок 11,а), осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ.
Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы т.е. эмиттерах МЭТ сигнала U 0 =U КЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток I Б 1 =(E–U БЭ.нас –U КЭ.нас )/R Б , достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT 1 U КЭ.нас =0,2 В. Напряжение на базе транзистора VT2, равное U 0 +U КЭ.нас =2U КЭ.нас <U БЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U 0 .
Если входное напряжение повышать от уровня U 0 на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при U б =U вх +U КЭ.нас =U БЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор R б и коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение U ВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные - в обратном (Инверсный режим включения). Напряжение на выходе схемы U ВЫХ =U КЭ.нас =U 0 (транзистор VT2 в насыщении).
Таким образом, рассмотренный элемент осуществляет логическую операцию И-НЕ.
Простейшая схема элемента ТТЛ имеет ряд недостатков. При последовательном включении таких элементов, когда к выходу элемента подключаются эмиттеры других таких же элементов, ток, потребляемый от ЛЭ, увеличивается, уменьшается напряжение высокого уровня (лог. «1»). Поэтому элемент обладает низкой нагрузочной способностью. Это обусловлено наличием больших эмиттерных токов многоэмиттерного транзистора в инверсном режиме, которые потребляются от ЛЭ транзисторами-нагрузками.
Кроме того, эта схема имеет малую помехоустойчивость по отношению к уровню положительной помехи: U + ПОМ =U БЭ.нас –U 0 =U БЭ.нас –2U КЭ.нас . Для устранения указанных недостатков используют схемы ТТЛ со сложным инвертором (Рисунок 11,б).
3.2.2 ТТЛ элемент со сложным инвертором
Схема ТТЛ со сложным инвертором (рисунок 11,б) также, как и схема с простым инвертором, осуществляет логическую операцию И-НЕ. При наличии на входах напряжения лог. «0» многоэмиттерный транзистор VT1 находится в режиме насыщения, а транзистор VT2 закрыт. Следовательно, закрыт и транзистор VT4, поскольку ток через резистор R4 не протекает и напряжение на базе VT4 U бэ 4 ="0". Транзистор VT3 открыт, так как его база подключена к источнику питания E через резистор R2. Сопротивление резистора R3 невелико, поэтому VT3 работает как эмиттерный повторитель. Через транзистор VT3 и открытый диод VD протекает ток нагрузки логического элемента и выходное напряжение, соответствующее уровню лог. «1», равно напряжению питания за минусом падения напряжения U БЭ.нас , падения напряжения на открытом диоде U д =U БЭ.нас и небольшого падения напряжения на сопротивлении R 2 от тока базы VT2: U ¹=E –2U КЭ.нас – R 2 I Б 2 = U n– 2U БЭ.нас .
Рассмотренному режиму соответствует участок 1 передаточной характеристики логического элемента ТТЛ (рисунок 12.а)
Рисунок 12 Характеристики базового ЛЭ серии 155:
а – передаточная, б – входная.
При увеличении напряжения на всех входах потенциал базы VT2 возрастает и при U ВХ =U 0 пор транзистор VT2 открывается, начинает протекать коллекторный ток I K 2 через резисторы R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и выходное напряжение снижается (участок 2 на рисунке 12). Пока на резисторе R4падение напряжения U R 4 <U БЭ.нас транзистор VT4 закрыт. Когда U ВХ =U ¹ пор =2U БЭ.нас –U КЭ.нас открывается транзистор VT4. Дальнейшее увеличение входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим (участок 3 на рисунке 12). При этом потенциал точки «а » (см. рисунок 11,б) равен U a =U БЭ.нас +U КЭ.нас , а точки «б » - U б =U КЭ.нас , следовательно, U аб =U а –U б =U БЭ.нас . Для отпирания транзистора VT3 и диода VD1 требуется U аб ≥2U БЭ.нас . Так как это условие не выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно U КЭ.нас =U 0 (участок 4 на рисунке 12).
При переключении имеются промежутки времени, когда оба транзистора VT3 и VT4 открыты и возникают броски тока. Для ограничения амплитуды этого тока в схему включают резистор с небольшим сопротивлением (R 3 =100–160 Ом).
При отрицательном напряжении на эмиттерах МЭТ большем 2 В развивается туннельный пробой и входной ток резко увеличивается. Для защиты ЛЭ от воздействия отрицательной помехи в схему введены диоды VD2, VD3, которые ограничивают её на уровне 0,5–0,6В.
При положительном напряжении больше (4–4,5) В входной ток также увеличивается, поэтому для подачи на входы ЛЭ лог. «1» нельзя подключать входы к напряжению питания +5 В.
При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов. Таким методом уровень лог. «1» создаётся искусственно.
Помехоустойчивость элемента ТТЛ со сложным инвертором:
U + пом = U 1 пор – U 0 = 2U БЭ.нас – 2U КЭ.нас
U – пом = U 1 – U 1 пор = E – 4U БЭ.нас + U КЭ.нас
Быстродействие элементов ТТЛ, определяемое временем задержки распространения сигнала при включении t 1,0 зад.р и выключении t 0,1 зад.р , зависит от длительности процессов накопления и рассасывания неосновных носителей в базах транзисторов, перезарядки емкостей коллекторных СК и эмиттерных СЭ ёмкостей переходов. Поскольку при работе элемента ТТЛ открытые транзисторы находятся в состоянии насыщения, то существенный вклад в увеличение инерционности ТТЛ вносит время рассасывания неосновных носителей при запирании транзисторов.
Элементы ТТЛ со сложным инвертором имеют большой логический перепад, малую потребляемую мощность, высокое быстродействие и помехоустойчивость. Типичные значения параметров ТТЛ следующие: U пит =5 В; U 1 ≥2,8 В; U 0 ≤0,5 В; t зд.ср =10…20 нс; P пот.ср =10…20 мВт; K раз =10.
При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов.
3.2.3 Элементы ТТЛШ
С целью увеличения быстродействия элементов ТТЛ, в элементах ТТЛШ используются транзисторы Шотки, представляющие собой сочетание обычного транзистора и диода Шотки, включённого между базой и коллектором транзистора. Поскольку падение напряжения на диоде Шотки в открытом состоянии меньше, чем на обычном p-n-переходе, то большая часть входного тока протекает через диод и только его малая доля втекает в базу. Поэтому транзистор не входит в режим глубокого насыщения.
Следовательно, накопление носителей в базе из-за их инжекции через коллекторный переход практически не происходит. В связи с этим имеет место увеличение быстродействия транзисторного ключа с барьером Шотки в результате уменьшения времени нарастания тока коллектора при включении и времени рассасывания при выключении.
Среднее время задержки распространения сигнала элементов ТТЛ с диодами Шотки (ТТЛШ) примерно в два раза меньше по сравнению с аналогичными элементами ТТЛ. Недостатком ТТЛШ является меньшая по сравнению с аналогичными элементами ТТЛ помехоустойчивость U + пом из-за большего значения U 0 и меньшего U пор .
3.2.4 Элементы ТТЛ с тремя выходными состояниями -
имеют дополнительный вход V - вход разрешения (рисунок 13,а). При подаче на этот вход напряжения U 0 транзистор VT5 открыт и насыщен, а транзисторы VT6 и VT7 закрыты и поэтому не влияют на работу логического элемента. В зависимости от комбинации сигналов на информационных входах на выходе ЛЭ может быть сигнал с уровнем «лог. 0» или «лог. 1». При подаче на вход V напряжения с уровнем «лог. 1» транзистор VT5 закрывается, а транзисторы VT6 и VT7 открываются, напряжение на базе транзистора VT3 уменьшается до уровня U БЭ.нас +U д, транзисторы VT2, VT3, VT4 закрываются и ЛЭ переходит в высокоимпедансное (третье) состояние, то есть отключается от нагрузки.
На рисунке 13,б показано УГО этого элемента. Значок ∇ указывает на то, что выход имеет три состояния. Значок E ∇ «Разрешение третьего состояния» указывает, что сигналом =0 ЛЭ переводится в третье (высокоомное) состояние.
Для уменьшения помех по цепи питания в точках подключения к шинам групп ЛЭ устанавливают развязывающие керамические конденсаторы ёмкостью порядка 0,1 мкФ на один корпус. На каждой плате между цепью питания и общей шиной 1–2 электролитических конденсатора ёмкостью 4,7–10 мкФ.
Рисунок 13 Логический элемент ТТЛ И-НЕ с тремя выходными состояниями а) и его УГО б).
В таблице 7 приведены параметры некоторых серий ЛЭ ТТЛ.
Таблица 7 Параметры некоторых серий логических элементов ТТЛ
| ПАРАМЕТРЫ | СЕРИИ | ||||
|---|---|---|---|---|---|
| Универсальные | Высокого быстродействия | Микромощные | |||
| 133, 155 | К531 | КР1531 | К555 | Кр1533 | |
| Входной ток I 0 ВХ , мА | -1,6 | -2,0 | -0,6 | -0,36 | -0,2 |
| Входной ток I 1 ВХ , мА | 0,04 | 0,05 | 0,02 | 0,02 | 0,02 |
| Выходное напряжение U 0 ВЫХ , В | 0,4 | 0,5 | 0,5 | 0,5 | 0,4 |
| Выходное напряжение U 1 ВЫХ , В | 2,4 | 2,7 | 2,7 | 2,7 | 2,5 |
| Коэффициент разветвления по выходу K РАЗ | 10 | 10 | 10 | 20 | 20 |
| Коэффициент объединения по входу K ОБ | 8 | 10 | - | 20 | - |
| Время задержки распространения сигнала t ЗАД.ср | 19 | 4,8 | 3,8 | 20 | 20 |
| Потребляемый ток, мА: | |||||
| I 0 ПОТ (при U 0 ВЫХ ) | 22 | 36 | 10,2 | 4,4 | 3 |
| I 1 ПОТ (при U 1 ВЫХ ) | 8 | 16 | 2,8 | 1,6 | 0,85 |
| 0,4 | 0,3 | 0,3 | 0,3 | 0,4 | |
| Напряжение питания, В | 5 | 5 | 5 | 5 | 5 |
| Выходные токи, мА: | |||||
| I 0 ВЫХ | 16 | 20 | 20 | 8 | 4 |
| I 1 ВЫХ | -0,4 | -1 | -1 | -0,4 | -0,4 |
| Средняя потребляемая мощность на элемент, мВт | 10 | 19 | 4 | 2 | 1,2 |
3.3 Эмиттерно-связанная логика
Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки R К, а в цепь эмиттеров обоих транзисторов - общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал U вх, а на вход другого - опорное напряжение U оп. Схема симметрична, поэтому в исходном состоянии (U вх =U оп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток I О.
Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока;
б) упрощенная принципиальная схема
При увеличении U вх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении R э, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (U вх =U 1), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I 0 выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.
При уменьшении U вх до уровня лог. «0» (U вх =U 0), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.
В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.
При подаче на все входы или на один из них, например, первый, сигнала U ВХ 1 =U 1 , транзистор VT1 открывается и через него протекает ток I 0 , а транзистор VT3 закрывается.
U ВЫХ 1 = U 1 – U БЭ.нас = U 0
U ВЫХ 2 = U ПИТ – U БЭ.нас = U 1
Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму - операцию ИЛИ. Нетрудно видеть, что пороговое напряжение U ПОР =U ОП , логический перепад ΔU =U 1 -U 0 =U БЭ.нас и помехоустойчивость схемы U + ПОМ =U - ПОМ =0,5U БЭ.нас .
Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I 0 ВХ ≈0, ток I 1 ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.
Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении R э и только малая её доля попадала на входы схемы.
При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ).
Высокое быстродействие ЭСЛ обусловлено следующими основными факторами:
1 Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах.
2 Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов.
Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ.
Для ЭСЛ характерны следующие средние параметры: U пит =–5В; U 1 =–(0,7–0,9)В; U 0 =–(1,5–2)В; tЗ Д.ср =3–7 нс; P пот =10–20 мВт.
Перспективными считаются серии К500 и К1500, причём серия К1500 относится к числу субнаносекундных и имеет время задержки распространения менее 1 нс. (Таблица 8).
Таблица 8 Параметры основных серий ЛЭ ЭСЛ
| Параметры | Серии | |
|---|---|---|
| К500 | К1500 | |
| Входной ток I 0 ВХ ,мА | 0,265 | 0,35 |
| Входной ток I 1 ВХ , мА | 0,0005 | 0,0005 |
| Выходное напряжение U 0 ВЫХ , В | -1,85…-1,65 | -1,81…-1,62 |
| Выходное напряжение U 1 ВЫХ , В | -0,96…-0,81 | -1,025…-0,88 |
| Выходное пороговое напряжение, В: | ||
| U 0 ВЫХ.пор | -1,63 | -1,61 |
| U 1 ВЫХ.пор | -0,98 | -1,035 |
| Время задержки распространения, нс | 2,9 | 1,5 |
| Допустимое напряжение помехи, В | 0,125 | 0,125 |
| Коэффициент разветвления K РАЗ | 15 | - |
| Напряжение питания, В | -5,2; -2,0 | -4,5; -2,0 |
| Потребляемая мощность на элемент, мВт | 8…25 | 40 |
3.4 Транзисторная логика с непосредственными связями (ТЛНС)
В схеме элемента ТЛНС сопротивление нагрузки включено в цепь соединенных коллекторов двух транзисторов (Рисунок 15,а). Входные сигналы X1 и X2 подаются на базы этих транзисторов. Если X1 и X2 одновременно равны «лог 0», то оба транзистора закрыты и на выходе схемы будет высокий потенциал Y=1. Если хотя бы на один, или на оба входа, подать высокий потенциал «лог 1», то один или оба транзистора открыты и на выходе схемы будет низкий потенциал Y=0. Таким образом, схема выполняет операцию ИЛИ-НЕ.
Рисунок 15 ЛЭ НСТЛ а) и входные характеристики транзисторов нагрузки б).
Как видно, схема элемента НСТЛ предельно проста, однако у неё есть существенный недостаток. Когда на выходе элемента установлен потенциал лог. «1», на базы транзисторов нагрузок, как показано на рисунке 15,а пунктиром, подаётся постоянный потенциал U ¹. Из-за разброса параметров транзисторов (см. рисунок 15,б), токи баз транзисторов могут существенно различаться. В результате один из транзисторов может войти в глубокое насыщение, а другой - находиться в линейном режиме. При этом уровни «лог.1» будут существенно различаться, что неизменно приведёт к сбоям в работе устройства в целом. Поэтому схема ЛЭ НСТЛ применяется только на транзисторах, управляемых напряжением.
3.5 Интегральная инжекционная логика
Элементы интегральной инжекционной логики (И²Л) не имеют аналогов в дискретной схемотехнике и могут быть реализованы только в интегральном исполнении (рисунок 16,а). Элемент И²Л состоит из двух транзисторов: горизонтальный p-n-p-транзистор выполняет роль инжектора, а вертикальный многоколлекторный n-p-n-транзистор работает в режиме инвертора. Общая область n-типа служит базой p-n-p-транзистора, а также эмиттером n-p-n-транзистора и подключается к «заземлённой» точке. Коллектор p-n-p-транзистора и база n-p-n-транзистора также являются общей областью. Эквивалентная схема приведена на рисунке 16,б.
Рисунок 16 Транзистор с инжекционным питанием: а - структурная схема, б - эквивалентная схема, в - эквивалентная схема с генератором тока.
В цепь эмиттер-база инжектора подаётся напряжение питания U ПИТ . Минимальное напряжение источника определяется падением напряжения на эмиттерном переходе: U КЭ.нас =0,7 В. Но для стабилизации тока эмиттера I 0 последовательно с источником включается резистор R и берут напряжение источника питания U ПИТ =1…1,2 В. При этом p-n-переход эмиттер-база VT1 открыт и имеет место диффузия дырок к коллекторному переходу. По мере движения к коллектору часть дырок рекомбинируют с электронами, но их значительная часть достигает коллекторного перехода и, пройдя через него, попадают в p-базу инвертора (транзистора VT2). Этот процесс диффузии, т.е. инжекции дырок в базу идёт постоянно, независимо от входного воздействия.
Если напряжение на базе VT2 U вх =U 0 , что соответствует замкнутому состоянию ключа S, дырки, попадающие в p-базу инвертора, беспрепятственно стекают к отрицательному полюсу источника питания. В цепи коллектора транзистора VT2 ток не протекает и это эквивалентно разомкнутому состоянию коллекторной цепи VT2. Такое состояние выходной цепи соответствует напряжению лог. «1».
При U вх =U 1 (ключ S разомкнут) дырки в p-базе инвертора накапливаются. Потенциал базы начинает повышаться и соответственно понижаются напряжения на переходах VT2 до тех пор, пока эти переходы не откроются. Тогда в коллекторной цепи транзистора VT2 будет протекать ток и разность потенциалов между эмиттером и коллектором инвертора (транзистора VT2) будет близка к нулю, т.е. этот транзистор представляет собой короткозамкнутый участок цепи, и это состояние будет соответствовать уровню лог. «0». Таким образом, рассмотренный элемент выполняет роль ключа.
Как известно, коллекторный ток транзистора, включённого в схему с общей базой, не зависит от изменения напряжения на коллекторе в широких пределах. Транзистор VT1 включён в схему с ОБ. Из теории работы биполярного транзистора известно, что его выходная характеристика, снятая при постоянном токе эмиттера, почти горизонтальна, то есть ток коллектора не зависит от напряжения на коллекторе. Поэтому он может быть заменён эквивалентным генератором тока. В соответствии с теоремой об эквивалентном генераторе тока, прибавление или вычитание от источника тока постоянного напряжения не влияет на величину тока этого генератора. В соответствии с этим схема транзистора с инжекционным питанием представляется более простой эквивалентной схемой, приведённой на рисунке 16,в.
Если U вх =U 1 , то ток I 0 от генератора тока втекает в базу VT2, открывая его. При этом U вх =U 0 . Если U вх =U 0 , то ток I 0 замыкается на «землю», транзистор VT2 закрыт и U вых =U 1 .
Рисунок 17 Интегральная инжекционная логика (И²Л): схема элемента ИЛИ-НЕ а) и реализация логической функции И б).
Применение многоколлекторного транзистора позволяет поделить общий коллекторный ток VT2 на несколько одинаковых порций, достаточных для управления входом одного аналогичного элемента. Благодаря этому становится возможным применение простейшей схемы логического элемента ИЛИ-НЕ, приведённой на рисунке 17,а. Эта схема подобна схеме элемента НСТЛ (см. рисунок 15,а). В отличие от схемы элемента ИЛИ-НЕ НСТЛ, в элементе ИЛИ-НЕ И²Л не требуется даже резистор в цепи объединённых коллекторов, поскольку питание коллекторная цепь получает от генератора тока последующего каскада.
На рисунке 17,б приведена схема, реализующая логическую функцию И. При подаче на оба входа (X1 и X2) сигнала лог. «0» на объединённых коллекторах инверторов (VT3 и VT4) будет уровень лог. «1». Когда на один из входов, или на оба входа одновременно, подаётся сигнал лог. «1», на выходе схемы имеем сигнал лог. «0», что соответствует выполнению логической операции И.
Элементы И²Л занимают малую площадь на подложке, имеют незначительные потребляемую мощность и энергию переключения. Для них характерны следующие параметры: U ПИТ =1 В; t зад.ср =10…100 нс; K раз =3,5; K об =1.
3.6 Логические элементы на МОП-транзисторах
В логических элементах на МОП-транзисторах используется два типа транзисторов: управляющие и нагрузочные. Управляющие - имеют короткий, но достаточно широкий канал и поэтому имеют высокое значение крутизны и управляются малым напряжением. Нагрузочные, наоборот, имеют более длинный, но узкий канал, поэтому имеют более высокое выходное сопротивление и выполняют роль большого активного сопротивления.
3.6.1 Логические элементы на ключах с динамической нагрузкой
Логические элементы на ключах с динамической нагрузкой состоят из одного нагрузочного и нескольких управляющих транзисторов. Если управляющие транзисторы включены параллельно, то, как и в НСТЛ (см. рисунок 15,а), элемент осуществляет логическую операцию ИЛИ-НЕ, а при последовательном соединении - операцию И-НЕ (рисунок 18,а,б).
Рисунок 18 Схемы элементов МОП ТЛ: а) – ИЛИ-НЕ, б) – И-НЕ.
При наличии на входах X1 и X2 напряжения U ВХ =U 0 <U ЗИ.пор управляющие транзисторы VT1 и VT2 закрыты. При этом напряжение на выходе соответствует уровню лог. «1». Когда на одном или на обоих входах элемента действует напряжение U ВХ =U 1 >U ЗИ.пор , то на выходе имеем лог. «0», что соответствует выполнению логической операции ИЛИ-НЕ.
В схеме элемента И-НЕ управляющие транзисторы включены последовательно, поэтому уровень лог. «0» на выходе схемы имеет место только при единичных сигналах на обоих входах.
Элементы МОП ТЛ имеют высокую помехоустойчивость, большой логический перепад, малую потребляемую мощность и сравнительно низкое быстродействие. Для элементов на низкопороговых МОП-транзисторах обычно U ПИТ =5…9 В, а на высокопороговых U ПИТ =12,6…27 В. Основные параметры МОП ТЛ: P пот =0,4…5 мВт, t ЗД.ср =20…200 нс; U 0 ≤1 В; U 1 ≈7 В.
3.6.2 Логические элементы на комплементарных ключах
Комплементарный ключ состоит из двух МОП-транзисторов с каналами разного типа проводимости, входы которых соединены параллельно, а выходы последовательно (рисунок 19,а). При напряжении на затворах, больших порогового, для транзистора с каналом определённого типа соответствующий транзистор открыт, а другой закрыт. При напряжении противоположной полярности, открытый и закрытый транзисторы меняются местами.
ЛЭ на комплементарных ключах (КМОП) имеют ряд неоспоримых достоинств.
Они успешно работают при изменении в широких пределах напряжения источника питания (от 3 до 15 В), что недостижимо для ЛЭ, в состав которых входят резисторы.
В статическом режиме при большом сопротивлении нагрузки ЛЭ КМОП практически не потребляют мощности.
Для них также характерны: стабильность уровней выходного сигнала и малое его отличие от напряжения источника питания; высокое входное и малое выходное сопротивления; лёгкость согласования с микросхемами других технологий.
Рисунок 19 Схемы логических элементов КМОП ТЛ: а) инвертор, б) ИЛИ-НЕ, в) И-НЕ.
Схема ЛЭ КМОП, выполняющего функцию 2ИЛИ-НЕ, приведена на рисунке 19,б. Транзисторы VT1 и VT3 имеют канал р-типа и открыты при напряжениях на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если на обоих или на одном из входов действует уровень лог. «1», то на выходе схемы будет сигнал лог. «0», что соответствует выполнению логической операции ИЛИ-НЕ.
Если группы ярусно и параллельно включённых транзисторов поменять местами, то будет реализован элемент, выполняющий функцию И-НЕ (рисунок 19,в). Он работает аналогично предыдущему. Транзисторы VT1 и VT3 имеют канал p-типа и открыты при напряжении на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если открыты оба эти транзистора, то на выходе будет установлен сигнал «лог. 0».
Таким образом, сочетание параллельного включения транзисторов с каналами p-типа электропроводности, и ярусного соединения транзисторов с каналами n-типа позволили реализовать функцию И-НЕ.
В ЛЭ КМОП очень просто реализуют элементы с тремя устойчивыми состояниями. Для этого последовательно с транзисторами инвертора включают два комплементарных транзистора VT1, VT4 (рисунок 20,а), управляемых инверсными сигналами
Рисунок 20 Инвертор с тремя выходными состояниями а); согласование ЛЭ ТТЛ с ЛЭ КМОП б).
Согласование ЛЭ ТТЛ с ЛЭ КМОП можно выполнить несколькими способами:
1) Питать ЛЭ КМОП малым напряжением (+5 В), при которых сигналы ЛЭ ТТЛ переключают транзисторы ЛЭ КМОП;
2) Использовать ЛЭ ТТЛ с открытым коллектором, в цепь выхода которых включён резистор, подключенный к дополнительному источнику напряжения (рисунок 20,б).
При хранении и монтаже следует опасаться статического электричества. Поэтому при хранении выводы микросхем электрически замыкают между собой. Монтаж их производится при выключенном напряжении питания, причём обязательно использование браслетов, с помощью которых тело электромонтажников соединяется с землёй.
ЛЭ КМОП-серий широко применяются при построении экономичных цифровых устройств малого и среднего быстродействия. Параметры некоторых серий ЛЭ КМОП типа приведены в таблице 8.
Таблица 8 Параметры некоторых серий ЛЭ КМОП типа
| Параметры | серия | |
|---|---|---|
| 176, 561, 564 | 1554 | |
| Напряжение питания U ПИТ , В | 3…15 | 2…6 |
| Выходные напряжения, В: | ||
| низкого уровня U 0 ВЫХ | <0,05 | <0,1 |
| высокого уровня U 1 ВЫХ | U ПИТ –0,05 | U ПИТ –0,01 |
| Среднее время задержки сигнала, нс: | ||
| для U ПИТ =5 В | 60 | 3,5 |
| для U ПИТ =10 В | 20 | - |
| Допустимое напряжение помехи, В | 0,3 U ПИТ | - |
| Мощность, потребляемая в статическом режиме, мВт/корпус | 0,1 | 0,1…0,5 |
| Входное напряжение, В | 0,5…(U ПИТ +0,5 В) | 0,5…(U ПИТ +0,5 В) |
| Выходные токи, мА | 1…2,6 | >2,4 |
| Мощность, потребляемая при частоте переключения f =1 МГц, U ПИТ =10 В, C н =50 пф, мВт/корпус | 20 | - |
| Тактовая частота, МГц | - | 150 |