Кез келген сандық микросұлбалар ең қарапайым логикалық элементтер негізінде құрастырылады:
Цифрлық логикалық элементтердің дизайнын және жұмысын егжей-тегжейлі қарастырайық.
Инвертор
Ең қарапайым логикалық элемент инвертор болып табылады, ол жай ғана кіріс сигналын дәл қарама-қарсы мәнге өзгертеді. Ол келесі формада жазылған:
мұнда жолақ кіріс мәнінің үстінде және оны керісінше өзгертуді білдіреді. Дәл осындай әрекетті 1-кестеде берілген пайдалану арқылы жазуға болады. Инвертордың тек бір кірісі болғандықтан, оның ақиқат кестесі тек екі жолдан тұрады.
Кесте 1. Инвертор логикалық элементінің ақиқат кестесі
| жылы | Out |
|---|---|
| 0 | 1 |
| 1 | 0 |
Логикалық инвертор ретінде транзистор арқылы жалғанған қарапайым күшейткішті (немесе өрістік транзистордың көзі) пайдалануға болады. Биполярлы n-p-n транзисторында жасалған инвертор логикалық элементінің принципиалды схемасы 1-суретте көрсетілген.
Сурет 1. Ең қарапайым логикалық түрлендіргіштің сұлбасы
Логикалық инвертор микросхемаларында сигналдың таралу уақыты әртүрлі болуы мүмкін және әртүрлі жүктеме түрлерінде жұмыс істей алады. Олар бір немесе бірнеше транзисторларда жасалуы мүмкін. Ең көп таралған логикалық элементтер TTL, ESL және CMOS технологиялары арқылы жасалады. Бірақ логикалық элемент тізбегі мен оның параметрлеріне қарамастан, олардың барлығы бірдей функцияны орындайды.
Транзисторларды қосу мүмкіндіктері орындалатын функцияны жасырмауы үшін логикалық элементтерге арналған арнайы белгілер – шартты графикалық белгілер енгізілді. түрлендіргіш 2-суретте көрсетілген.
Сурет 2. Логикалық инвертордың графикалық белгіленуі
Инверторлар сандық микросұлбалардың барлық дерлік серияларында бар. Отандық микросұлбаларда инверторлар LN әріптерімен белгіленеді. Мысалы, 1533LN1 чипінде 6 инвертор бар. Шетелдік микросұлбалар микросұлба түрін көрсету үшін цифрлық белгілеуді пайдаланады. Инверторлары бар чиптің мысалы 74ALS04 болып табылады. Микросұлба атауы оның TTL микросұлбаларымен (74) үйлесімділігін көрсетеді, жақсартылған төмен қуатты Schottky технологиясымен (ALS) дайындалған және инверторлар (04) бар.
Қазіргі уақытта бір логикалық элементті, атап айтқанда инверторды қамтитын беткі микросұлбалар (SMD микросұлбалары) жиі қолданылады. Мысал ретінде SN74LVC1G04 чипін келтіруге болады. Микросұлба Texas Instruments (SN) компаниясымен жасалған, TTL микросұлбаларымен (74) үйлесімді, төмен вольтты CMOS технологиясымен (LVC) жасалған, тек бір логикалық элементті (1G) қамтиды, ол инвертор (04).
Инвертивті логикалық элементті зерттеу үшін кең таралған радиоэлектронды элементтерді пайдалануға болады. Осылайша, кіріс сигналының генераторы ретінде қарапайым қосқыштар немесе ауыстырып қосқыштар пайдаланылуы мүмкін. Ақиқат кестесін зерттеу үшін сіз тіпті кәдімгі сымды пайдалана аласыз, оны біз кезекпен қуат көзіне және жалпы сымға қосамыз. Логикалық зонд ретінде токты шектейтін шаммен тізбектей жалғанған төмен вольтты шамды немесе жарықдиодты қолдануға болады. Осы қарапайым радиоэлектрондық элементтерді қолдану арқылы жүзеге асырылатын инвертордың логикалық элементін зерттеудің принциптік схемасы 3-суретте көрсетілген.
Сурет 3. Логикалық инверторды зерттеу диаграммасы
3-суретте көрсетілген цифрлық логикалық элементті зерттеуге арналған диаграмма ақиқат кестесінің мәліметтерін визуалды түрде алуға мүмкіндік береді. Ұқсас зерттеу инвертордың цифрлық логикалық элементінің неғұрлым толық сипаттамаларында жүзеге асырылады, мысалы, кіріс сигналының кешігу уақыты, шығыс сигнал жиектерінің көтерілу және түсу жылдамдығы импульстік генератордың көмегімен алынуы мүмкін. осциллограф (дұрысы екі арналы осциллограф).
ЖӘНЕ қақпа
Келесі қарапайым логикалық элемент «ЖӘНЕ» логикалық көбейту операциясын жүзеге асыратын схема болып табылады:
F(x 1 ,x 2) = x 1 ^x 2мұндағы ^ символы және логикалық көбейту функциясын білдіреді. Кейде бір функция басқа түрде жазылады:
F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .Дәл осындай әрекетті 2-кестеде берілген ақиқат кестесі арқылы жазуға болады. Жоғарыдағы формула екі аргументті пайдаланады. Сондықтан бұл функцияны орындайтын логикалық элементтің екі кірісі бар. Ол «2I» деп белгіленген. «2I» логикалық элементі үшін ақиқат кестесі төрт жолдан тұрады (2 2 = 4).
Кесте 2. «2I» логикалық элементінің ақиқат кестесі
| 1-де | 2-де | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Жоғарыдағы ақиқат кестесінен көрініп тұрғандай, бұл логикалық элементтің шығысындағы белсенді сигнал Х және У кірістерінің екеуінде де бар болғанда ғана пайда болады. Яғни, бұл логикалық элемент шынымен де «ЖӘНЕ» операциясын жүзеге асырады.
2I логикалық элементінің қалай жұмыс істейтінін түсінудің ең оңай жолы 2-суретте көрсетілгендей идеалдандырылған электрондық басқарылатын ажыратқыштарға салынған схема болып табылады. Көрсетілген схемада ток тек екі қосқыш жабылған кезде ғана өтеді, демек, бірлік деңгейі. оның шығысында кірісте екі бірлік қана пайда болады.
Сурет 4. «2I» логикалық элементінің схемасы
Схемалардағы «2I» логикалық функциясын орындайтын схеманың шартты графикалық кескіні 3-суретте көрсетілген, ал бұдан былай «ЖӘНЕ» функциясын орындайтын схемалар дәл осы пішінде көрсетіледі. Бұл кескін логикалық көбейту функциясын жүзеге асыратын құрылғының нақты схемасына байланысты емес.
Сурет 5. «2I» логикалық элементінің символдық графикалық көрінісі.
Үш айнымалыны логикалық көбейту функциясы дәл осылай сипатталған:
Ф(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3Оның ақиқат кестесі қазірдің өзінде сегіз жолды қамтиды (2 3 = 4). «3I» үш кірісті логикалық көбейту сұлбасының ақиқат кестесі 3-кестеде, ал шартты графикалық кескіні 4-суретте келтірілген. «3I» логикалық элементінің тізбегінде көрсетілген схеманың принципі бойынша салынған. 2-суретте үшінші кілтті қосу керек.
Кесте 3. «3I» логикалық функциясын орындайтын тізбектің ақиқат кестесі.
| 1-де | 2-де | In3 | Out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Ұқсас ақиқат кестесін 3-суретте көрсетілген логикалық инверторды зерттеу тізбегіне ұқсас 3I логикалық элементті зерттеу тізбегі арқылы алуға болады.
Сурет 6. «3I» логикалық функциясын орындайтын схеманың символдық графикалық белгіленуі.
Логикалық элемент "НЕМЕСЕ"
Келесі ең қарапайым логикалық элемент «OR» логикалық қосу операциясын жүзеге асыратын схема болып табылады:
F(x 1 ,x 2) = x 1 Vx 2мұндағы V символы логикалық қосу функциясын білдіреді. Кейде бір функция басқа түрде жазылады:
F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .Дәл осындай әрекетті 4-кестеде берілген ақиқат кестесін пайдаланып жазуға болады. Жоғарыдағы формула екі аргументті пайдаланады. Сондықтан бұл функцияны орындайтын логикалық элементтің екі кірісі бар. Мұндай элемент «2OR» деп белгіленеді. «2OR» элементі үшін ақиқат кестесі төрт жолдан тұрады (2 2 = 4).
Кесте 4. «2OR» логикалық элементінің ақиқат кестесі.
| 1-де | 2-де | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Қарастырылған жағдайдағыдай, біз «2OR» схемасын жүзеге асыру үшін кілттерді қолданамыз. Бұл жолы біз пернелерді параллель қосамыз. 4-ші ақиқат кестесін жүзеге асыратын схема 5-суретте көрсетілген.Жоғарыда келтірілген схемадан көрініп тұрғандай, оның шығысында логикалық бір деңгей пернелердің кез келгені жабылған кезде пайда болады, яғни схема ақиқат кестесін жүзеге асырады. 4-кестеде көрсетілген.
Сурет 7. 2OR логикалық элементінің схемалық диаграммасы
Логикалық қосындылау функциясы әртүрлі схемалар арқылы жүзеге асырылуы мүмкін болғандықтан, 6-суретте көрсетілгендей, бұл функцияны схемаларда көрсету үшін арнайы «1» символы қолданылады.
Сурет 6. “2OR” функциясын орындайтын логикалық элементтің символдық графикалық көрінісі
Файлды соңғы жаңарту күні: 29.03.2018
Әдебиет:
«Логикалық элементтер» мақаласымен олар оқиды:
Жады жоқ кез келген логикалық схема толығымен ақиқат кестесімен сипатталады... Ақиқат кестесін жүзеге асыру үшін тек сол жолдарды ғана қарастыру жеткілікті...
http://site/digital/SintSxem.php
Декодерлер (декодерлер) екілік кодтардың кейбір түрлерін басқаларына түрлендіруге мүмкіндік береді. Мысалы...
http://site/digital/DC.php
Көбінесе цифрлық жабдықты әзірлеушілер қарама-қарсы мәселеге тап болады. Сегіздік немесе ондық сызықтық кодты түрлендіру керек...
http://site/digital/Coder.php
Мультиплексорлар – бірнеше кірісті бір шығысқа қосуға мүмкіндік беретін құрылғылар...
http://site/digital/MS.php
Демультиплексорлар – бұл құрылғылар... Мультиплексордан айтарлықтай айырмашылығы...
http://site/digital/DMS.php
Логикалық схемаажыратқыштардан және оларды қосатын өткізгіштерден, сондай-ақ электр сигналы берілетін және жойылатын кірістер мен шығыстардан тұратын құрылғының схемалық көрінісі болып табылады.
Әрбір қосқыштың тек екі күйі бар: жабық және ашық. Х ауыстырып-қосқышын х логикалық айнымалысымен байланыстырамыз, ол 1 мәнін X қосқышы жабылған және контур ток өткізетін болса ғана қабылдайды; егер қосқыш ашық болса, онда x нөлге тең болады.
Екі контурды эквивалентті деп атайды, егер ток олардың біреуінен өтетін болса, егер ол екіншісі арқылы өтетін болса ғана (бірдей кіріс сигналы берілген).
Екі эквивалентті сұлбаның ішінде өткізгіштік функциясы логикалық операциялардың немесе ажыратқыштардың азырақ санын қамтитын қарапайым схема болып табылады.
Коммутациялық тізбектерді қарастыру кезінде екі негізгі міндет туындайды: тізбекті синтездеу және талдау.
Сұлбаның синтезі оның жұмысының берілген шарттарына сәйкес келесі үш кезеңге дейін қысқарады:
1. осы шарттарды көрсететін ақиқат кестесін пайдаланып өткізгіштік функциясын құрастыру;
2. бұл функцияны жеңілдету;
3. сәйкес диаграмманы құрастыру.
СХЕМАЛЫҚ ТАЛДАУ келесіге келеді:
1. осы функцияға кіретін айнымалылардың барлық мүмкін жиындары үшін оның өткізгіштік функциясының мәндерін анықтау.
2. жеңілдетілген формуланы алу.
Логикалық схемаларды құрастыру
Әдетте, кез келген контурдың құрылысы мен есебі оның шығуынан бастап жүзеге асырылады. Бізге логикалық өрнек берілді делік:
F = BA + B A + C B.
Бірінші кезең: кіріс айнымалылар ретінде B A, B A және C B функцияларын ескере отырып, логикалық қосу, логикалық НЕМЕСЕ операциясы орындалады:
Екінші кезең: логикалық ЖӘНЕ элементтері OR элементінің кірістеріне қосылған, кіріс айнымалылары қазірдің өзінде A, B, C және олардың инверсиялары:
Үшінші кезең: А және В инверсияларын алу үшін сәйкес кірістерге инверторлар орнатылады:
B 1 B&
Бұл конструкция келесі мүмкіндікке негізделген: логикалық функциялардың мәндері тек нөлдер мен бірліктер болуы мүмкін болғандықтан, кез келген логикалық функцияларды басқа күрделірек функцияларға дәлел ретінде көрсетуге болады. Осылайша, логикалық схеманы құру шығыстан кіріске дейін жүзеге асырылады.
2.1 Негізгі анықтамалар
Тек логикаға құрылған электронды схемалар комбинациялық деп аталады. Шығару немесе шығыс тек кірістердегі айнымалылар комбинациясына байланысты.
Жад элементтері (мысалы, флип-флоптар) бар бірдей схемалардан айырмашылығы, олар тізбекті деп аталады. Тізбекті, өйткені шығыс(тар) айнымалылардың комбинациясына ғана емес, сонымен қатар жады элементтерінің күйіне (оларға жазу реті) байланысты.
Логикалық элементтердің негізгі үш түрі бар: 1 Қосу амалын орындау (қосынғыш). Дизъюнкция.
F = x1 + x2 |
||||||||
F = x1 + x 2 + ... + x n |
||||||||
2 Көбейту амалын орындаңыз. Жалғау.
F = x1 x 2 ... x n
F = x1 x2 |
|||||||
3 Терістеуді орындаңыз.
F=x
Бұл операцияларды жүзеге асыратын логикалық элементтер ең қарапайым деп аталады, ал бірнеше қарапайымдары біріктірілген деп аталады.
Қосу мен көбейтудің логикалық элементтерінің көпшілігі терістеумен орындалады. Олардың статикалық режимдегі типтік сипаттамалары 2.1-суретте көрсетілген.
U pom + U pom−
2.1-сурет – Терістеумен логикалық элементтердің статикалық сипаттамалары
U pom + – логикалық элементті тұрақты күйден шығаратын кедергі
А нүктесінде белсенді аймақтың басына дейін M (2.1 суретті қараңыз).
U pom - B нүктесінің белсенді аймағының етегіндегі тұрақты күйден N алып тастайтын интерференция.
U - белсенді аймақ, бұл аймақтағы жұмыс нүктесі күрт қозғалады,
Және Логикалық элементтердің көпшілігінде жұмыс нүктесінің осы аймақта болуы үшін уақыт шегі бар. Ішінде, А және В нүктелерінің арасында жұмыс нүктесін тек радиоәуесқойлар орната алады.
U pom +, U pom - сандық мәндеріне байланысты логикалық схемалардың үш түрі бөлінеді:
- төмен шуға төзімділік (вольттың 0,3÷0,4 фракциясы);
- орташа шуға төзімділік (0,4÷1 В);
- жоғары шуға төзімділік (1 В жоғары).
TO жоғары шу иммунитеті бар тізбектерге диодтық логикалық схемалар (бірнеше кВ дейін) жатады; машина логикасы (10÷15 В); қосымша логикалық CMOS (6÷8 В).
Өнімділікке байланысты төрт түрі бар:
- Кідіріс уақыты 5 нс-тен аз – өте жылдам;
- 5÷10 нс – жоғары жылдамдықты логика;
- 10÷50 нс – төмен жылдамдық;
- 50 нс жоғары – баяу әрекет ететін логикалық схемалар.
Маңызды параметр - қуат тұтыну.
1 Микроқуаттың логикалық схемалары бір пакетте бірден ондаған микроватқа дейін ауытқиды. Әдетте бұл CMOS логикасы (CMOS қосқыштарын қараңыз) немесе инъекция қуаты бар логика.
2 Бір пакетте бір-ондаған мВт-қа дейінгі орташа қуат тұтынуы бар логика. Әдетте бұл TTL логикасы.
3 Қуатты тұтынуы жоғары логика (бір пакетте жүздеген мВт).
Бұрын тенденция болды: тұтыну неғұрлым жоғары болса, соғұрлым жылдамдық соғұрлым жоғары болады, өйткені әртүрлі типтегі транзисторлардың элементтері белсенді аймақта ең жылдам ауысады (бұл аймақта ең көп тұтыну).
Бөлектеу
– диодтық логикалық схемалар (ең қарапайым);
– транзистор-транзистор(TTL логикасы);
– эмитентке қосылғанлогика (ESL) – TTL түрі, айырмашылығы эмитенттік қосылымдарда, режимде және теріс қуат көзінде, сондықтан логиканы TTL (+2...5V) оң логикасынан айырмашылығы теріс деп те атайды. Оларды бір-бірімен қосу және үйлестіру үшін ПУ сәйкестік схемалары қолданылады (деңгей түрлендіргіштері K500, PU124, PU125, K176 PU1, PU10).
– инжекциялық қуаты бар логика ЖӘНЕ 2 L – TTL логикасының түрі (I2 – бүрку қуатымен біріктірілген).
– CMOS логикасы – TTL түрі, бірақ өткізгіштіктің әртүрлі типті UT құрылғыларында.
– OPTL - (оптоэлемент қосылымдары, транзисторлық логика) гальваникалық оқшаулауды қамтамасыз етеді.
– Шотткидің өрістік транзисторларын қолданатын PTS логикасы.
– логикалық матрицалар.
Температуралық резервке сәйкес олар ерекшеленеді
– температура диапазоны бар кең қолданылатын микросұлбалар-10°С…+70°С
– арнайы қолданбаларға арналған микросұлбалар-60°С… +125°С
Сондай-ақ кірістер саны мен жүк көтеру қабілетімен ерекшеленеді
– m-ден онға дейінгі кірістердің аз санымен
– кірістердің көп санымен - оннан астам
– төмен жүк көтергіштігімен n бірге тең.
Жүктеме сыйымдылығы дәл сол логикалық схеманың шығысына қосылуға болатын ұқсас логикалық тізбектердің санын білдіреді. Пассивті логикалық сұлбалардың жүктеме сыйымдылығы төмен.
– n-ден онға дейінгі орташа жүк көтергіштігімен
– жоғары жүк көтергіштігімен n>10
2.2 Диодтық логикалық схемалар
Бұл ең қарапайым схемалар және ең жоғары шу иммунитетіне ие. Кірістердің саны орта есеппен онға жетеді. Жүктеме әдетте бір элемент болып табылады. Бұл жүктеме дәл сол LE екенін білдіреді. Төмен жүктеме сыйымдылығы, себебі бұл тізбектер пассивті, қуат күшейткіштері жоқ. Жиілік диапазоны төмен (1 МГц-ке дейін), өйткені біріктірілген параллель диод кірістері зарядталатын және разрядталатын параллель конденсаторларды біріктіруге тең. Бұл уақытты алады және өнімділікті төмендетеді.
2.2-суретте диодтың логикалық қосу сұлбасы көрсетілген.
2.2-сурет – Диодтың логикалық қосу тізбегі
Екі ықтимал күй бар:
1 Кірістер бірдей логикалық тізбектердің ашық шығыстары арқылы жерге қосылған. Бұл шарт кейде барлық кірістерді өткізгіштер арқылы жерге қосуға эквивалент ретінде қабылданады.
2 Диодтарды ашу үшін деңгейі диодтардың өлі аймағынан бірнеше есе жоғары кернеуді қолдану қажет.
5 В - ең төменгі стандартты кернеу, бірақ диодтар жоғары кернеу болса, ол 500 В және 5 кВ болуы мүмкін. Бұл жағдайда жүктеме сыйымдылығы бірліктен үлкен болуы мүмкін, бірақ тізбектердің тұтынуы үлкен болады.
Схема келесідей жұмыс істейді. X1 кірісіне бір деп аталатын жоғары кернеу деңгейі беріледі деп есептейміз. Бұл деңгей дәл сол логикалық схеманың шығысынан немесе сол шарттарды модельдейтін басқа жолмен шығуы керек. Бірақ біреуі Х1 кірісіне ғана берілгендіктен, қалған X2...Xn кірістерінде нөлдер болуы керек. Олар сондай-ақ бірдей логикалық схемалардың шығыстары арқылы ұйымдастырылуы керек. Ең қарапайым жағдайда бұл X2...Xn кірістерін жерге қосатын өткізгіштер (секіргіштер) болуы мүмкін. Демек, VD1 диоды ашық болады, X1 жоғары деңгейі VD1 арқылы шығысқа өтеді, онда бұл жоғары деңгей де бөлінеді, одан диодтағы кернеудің төмендеуі алынып тасталады. Анау. шығыстың жоғары деңгейі кішірек болады, бірақ ол бір деп аталады. Бұл кезде VD2...VDn диодтары жабылады, өйткені X2...Xn кірістерінің деңгейі төмен, олардың кедергі сыйымдылығы параллель жалғанып, заряд жинақталады.
Енді X2 кірісіне жоғары деңгейді қолдансаңыз, VD2 ашылады, бірақ F шығысының күйі әрең өзгереді, яғни. жоғары деңгей сақталады – бір. Бір уақытта барлық кірістерге қолданылса, дәл солай болады. Осылайша, логикалық қосу операциясы орындалады.
Мұндағы екі жақтылық принципі, егер кірістер мен шығыстардағы төменгі деңгейлер бір деп аталса, онда бұл қосу логикалық схемасы логикалық көбейту операциясын орындайды (2.2 суретті қараңыз).
ЛОГИКАЛЫҚ ЭЛЕМЕНТТЕР
Негізгі ақпарат.
Жоғарыда логикалық функциялар мен олардың аргументтері log.0 және log.1 мәнін алатыны атап өтілді. Log.0 және log.1 құрылғыларында белгілі бір деңгейдегі (немесе формадағы) кернеуге сәйкес келетінін есте ұстаған жөн. Ең жиі қолданылатындары log.0 және log.1-ді физикалық көрсетудің екі әдісі: потенциал және импульс.
Потенциалды формада (2.1, а және 2.1, б-сурет) log.0 және log.1 көрсету үшін екі деңгейлі кернеу қолданылады: жоғары деңгей log.1-ге сәйкес келеді ( деңгей журналы.1) және төменгі деңгей log.0 ( деңгей журналы.0). Логикалық шамалардың мәндерін көрсетудің бұл тәсілі оң логика деп аталады. Теріс логика деп аталатынды қолдану салыстырмалы түрде сирек кездеседі, онда log.1 төмен кернеу деңгейіне, ал log.0 жоғары деңгейге орнатылады. Келесіде, егер басқаша көрсетілмесе, біз тек оң логиканы қолданамыз.
Импульстік формамен log.1 импульстің болуына, ал логика 0 импульстің болмауына сәйкес келеді (2.1, в-сурет).
Егер потенциалды түрде сигналға сәйкес ақпаратты (log.1 немесе log.0) дерлік кез келген уақытта анықтауға болатынын ескеріңіз, онда импульстік формада кернеу деңгейі мен логикалық мәннің мәні арасындағы сәйкестік орнатылады. 2.1-суретте көрсетілген уақыттың белгілі бір дискретті сәттерде (сағат моменттері деп аталатын), t = 0, 1, 2,... бүтін сандармен
Логикалық элементтердің жалпы белгіленуі.
Дискретті құрамдас бөліктерге негізделген ЖӘНЕ, НЕМЕСЕ, ЕМЕС логикалық қақпалар.
диод элементі НЕМЕСЕ (құрастыру)
Диод негізіндегі НЕМЕСЕ қақпасында екі немесе одан да көп кіріс және бір шығыс бар. Элемент логикалық шамалардың потенциалдық және импульстік көрінісімен де жұмыс істей алады.
Суретте. 2.2а суретте оң полярлық потенциалдар мен импульстармен жұмыс істеуге арналған диод элементінің диаграммасы көрсетілген. Теріс логика мен теріс потенциалдарды немесе теріс полярлық импульстарды пайдаланған кезде 2.2,б-суретте көрсетілгендей диодтардың полярлығын өзгерту қажет.
Суреттегі тізбектің жұмысын қарастырайық. 2.2, а. Егер импульс (немесе жоғары потенциал) тек бір кіріске әсер етсе, онда осы кіріске қосылған диод ашылады және импульс (немесе жоғары потенциал) ашық диод арқылы резистор R-ға беріледі. Бұл жағдайда полярлықтың кернеуі тізбектердегі диодтар R резисторында қалыптасады, қалған кірістер блоктаушы кернеуге ұшырайды.
күріш. 2.2.
Егер логика 1-ге сәйкес сигналдар бір уақытта бірнеше кірісте қабылданса, онда бұл сигналдардың деңгейлері қатаң тең болса, осы кірістерге қосылған барлық диодтар ашылады.
Егер ашық диодтың кедергісі R резисторының кедергісімен салыстырғанда аз болса, логикалық 1 сигналы бір уақытта қанша кірісте жұмыс істейтініне қарамастан шығыс кернеуінің деңгейі кіріс сигналының деңгейіне жақын болады.
Кіріс сигналдарының деңгейлері әр түрлі болса, сигнал деңгейі ең жоғары кіріс диоды ғана ашылатынын ескеріңіз. Кернеу R резисторында пайда болады, ол кірістерде әрекет ететін кернеулердің ең үлкеніне жақын. Барлық басқа диодтар шығыстан төмен сигнал деңгейлері бар көздерді ажыратып, жабылады.
Осылайша, логика 1 ең болмағанда кірістердің біреуі белсенді болса, элемент шығысында 1-логикаға сәйкес сигнал жасалады. Сондықтан элемент ажырату операциясын (НЕМЕСЕ операциясын) жүзеге асырады.
Шығу импульсінің пішініне әсер ететін факторларды қарастырайық. Элементтің n кірісі болсын және олардың біреуі Rout шығыс кедергісі бар көзден тікбұрышты кернеу импульсімен қамтамасыз етілсін. Бұл кіріске қосылған диод ашық және төмен қарсылықты білдіреді. Бөлек диодтар жабық, кірістерге қосылған көздердің шығыс кедергілері арқылы олардың p-n өтулерінің С сыйымдылықтары элементтің шығысымен параллель қосылған болып шығады. Жүктеме және орнату сыйымдылығы C n бірге R параллель қосылған кейбір эквиваленттік сыйымдылық C eq = C d + (n-1) C d түзіледі (2.3, а-сурет).
Қазіргі уақытта кіріске импульс берілген, Cec сыйымдылығына байланысты шығыс кернеуі күрт көтеріле алмайды; ол тұрақты уақытпен экспоненциалды түрде өседі
(R шыққаннан бері< R), стремясь к значению U вх R/(R + R вых).
күріш. 2.3.
Кіріс импульсі аяқталатын сәтте C eq зарядталған конденсатордағы кернеу күрт төмендей алмайды; ол тұрақты уақытпен экспоненциалды түрде азаяды (бұл уақытта барлық диодтар жабық); өйткені шығыс импульсінің үзілу ұзақтығы оның фронтының ұзақтығынан ұзағырақ (2.3, б-сурет). Келесі импульсті элементтің кірісіне енгізу алдыңғы импульстің әсерінен шығыстағы қалдық кернеу белгілі бір шағын мәнге дейін төмендегеннен кейін ғана рұқсат етіледі. Сондықтан шығыс кернеуінің баяу төмендеуі тактілік интервалды ұлғайтуды қажет етеді және, демек, өнімділіктің төмендеуін тудырады.
диод элементі ЖӘНЕ (сәйкестік схемасы)
ЖӘНЕ қақпасының бір шығысы және екі немесе одан да көп кірісі бар. ЖӘНЕ диод элементі потенциалдық және импульстік формада ұсынылған ақпаратпен жұмыс істей алады.
2.4а-суретте оң кіріс кернеулері үшін қолданылатын тізбек көрсетілген. Теріс логиканы және теріс кіріс кернеулерін немесе теріс полярлық импульстарды пайдаланған кезде қоректендіру көзінің кернеуінің полярлығын және диодтардың полярлығын өзгерту қажет (2.4б-сурет).
күріш. 2.4.
2.4а-суреттегі сұлбаның кірістерінің бірінде лог.0 деңгейіне сәйкес төмен кернеу деңгейі болсын. Ток тізбекте E көзінен резистор R, ашық диод және төмен кіріс кернеу көзі арқылы жабылады. Ашық диодтың кедергісі төмен болғандықтан, кірістен төмен потенциал ашық диод арқылы шығысқа беріледі. Жоғары кернеу деңгейіне ұшыраған қалған кірістерге қосылған диодтар жабық болып шығады. Диодқа әсер ететін кернеуді диодтың сыртқы тізбегін оның анодынан катодқа айналып өту кезіндегі кернеулерді қосу арқылы анықтауға болады. Бұл айналып өту кезінде диодтағы кернеу U d = U шығысына тең - U in. Осылайша, диодтардың анодтарына қолданылатын шығыс кернеуі олар үшін оң, диодтарды ашуға бейім; катодқа енгізілген кіріс кернеуі теріс, диодты жабуға бейім. Ал егер сіз шықсаңыз< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.
Осылайша, егер кірістердің ең болмағанда біреуінде төмен деңгейлі кернеу (лог.0) болса, онда элементтің шығысында төменгі деңгейлі кернеу (лог.0) пайда болады.
Жоғары деңгейлі кернеулер барлық кірістерде жұмыс істесін (log.1). Олар мағынасы жағынан сәл өзгеше болуы мүмкін. Бұл жағдайда төменгі кернеумен кіріске қосылған диод ашық болады. Бұл кернеу диод арқылы шығысқа беріледі. Қалған диодтар іс жүзінде жабық болады. Шығыс кернеуі жоғары деңгейге орнатылады (лог.1).
Демек, логикалық 1-деңгейлі кернеу барлық кірістерде логикалық 1-деңгейлі кернеу жұмыс істейтін болса ғана элементтің шығысында орнатылады. Осылайша, элемент логикалық ЖӘНЕ операциясын орындайтынына көз жеткіземіз.
Шығу импульсінің пішінін қарастырайық (2.5-сурет).
Кейбір эквивалентті сыйымдылық элементі C eq шығысқа қосылған деп есептейміз, оның сыйымдылығы жүктеменің, орнатудың және тұйық диодтардың сыйымдылығын қамтиды. Қазіргі уақытта кернеу импульсі барлық кірістерге бір уақытта берілген, C eq (элементтің шығысындағы) кернеуі күрт көтеріле алмайды. Барлық диодтар бастапқыда диодтар үшін теріс болатын кіріс кернеулерімен жабылады. Сондықтан кіріс сигналының көздері C eq. C eq конденсаторы E көзінен резистор R арқылы зарядталады. Конденсатордағы кернеу (сондықтан элементтің шығысында) уақыт тұрақтысымен экспоненциалды түрде өседі (2.5б-сурет). Uout минималды кіріс кернеуінен асып кеткен сәтте сәйкес диод ашылады және uin өсуі тоқтайды. Бұрын C eq арқылы жабылған E көзінен ток ашық диод тізбегіне ауысады.
күріш. 2.5.
Қазіргі уақытта кіріс импульстері аяқталады, барлық диодтар олар үшін оң кернеумен ашылады. C eq салыстырмалы жылдам разряды ашық диодтар және кіріс сигнал көздерінің төмен шығыс кедергілері арқылы жүреді. Шығу кернеуі аз уақыт тұрақтысымен экспоненциалды түрде төмендейді.
НЕМЕСЕ және ЖӘНЕ диод элементтерінің шығыс импульстерінің пішіндерін салыстыру НЕМЕСЕ элементінде импульстің кесіндісінің ұзартылғанын, ал ЖӘНЕ элементінде оның алдыңғы бөлігінің ұзартылғанын көрсетеді.
транзисторлық элемент ЕМЕС (инвертор)
күріш. 2.6.
Операцияны суретте көрсетілген негізгі элемент орындау мүмкін емес. 2.6,а. Бұл элемент ЕМЕС операциясын тек логикалық мәндерді көрсетудің ықтимал нысанында орындайтынын есте ұстаған жөн. Кіріс сигналының деңгейі лог.0 сәйкес төмен болған кезде транзистор жабылады және оның шығысында жоғары деңгейлі кернеу E (log1) орнатылады. Және керісінше, кіріс кернеуінің жоғары деңгейінде (лог.1 деңгейі) транзистор қаныққан, ал оның шығысында нөлге жақын кернеу орнатылады (лог.0 деңгейі). Кіріс және шығыс кернеулердің графиктері суретте көрсетілген. 2.6, б.
NAND негізінің интегралды логикалық элементтері және олардың параметрлері.
Интегралдық логикалық элементтер логикалық шамаларды бейнелеудің потенциалды түрінде қолданылады.
DTL типті ЖӘНЕ-ЕМЕС интегралды элементінің диаграммасы суретте көрсетілген. 2.7. Элементті тізбектей қосылған екі функционалды бөлікке бөлуге болады. Кіріс шамалары диод ЖӘНЕ вентиль болып табылатын бөлікке беріледі, транзисторда жасалған элементтің екінші бөлігі инвертор болып табылады (ЕМЕС операциясын орындайды). Осылайша, элемент ЖӘНЕ және ЕМЕС логикалық операцияларды ретімен орындайды, демек, тұтастай алғанда ол логикалық ЖӘНЕ-ЕМЕС операциясын жүзеге асырады.
Егер элементтің барлық кірістерінде жоғары деңгейлі кернеу (лог.1) жұмыс істейтін болса, онда тізбектің бірінші бөлігінің шығысында (А нүктесінде) жоғары деңгейлі кернеу пайда болады. Бұл кернеу VD диодтары арқылы транзистордың кірісіне беріледі, ол элементтің шығысында қанықтыру режимінде болады, кернеу төмен (лог 0);
күріш. 2.7.
Кірістердің кем дегенде біреуінде төмен деңгейлі кернеу болса (лог.0), онда А нүктесінде төмен деңгейлі кернеу (нөлге жақын) қалыптасады, транзистор жабық және жоғары деңгейлі кернеу (лог.1) ) элементтің шығысында болады. Біріктірілген нұсқадағы AND диод элементінің жұмысы жоғарыда қарастырылған бір элементтің дискретті құрамдас бөліктерде жұмыс істеуінен ерекшеленеді, өйткені логика 1 барлық кірістерге бір уақытта қолданылғанда, барлық диодтар жабық болып шығады. Осыған байланысты log.1-ге кіріс кернеуін беретін көзден ток тұтынуы өте аз мәнге дейін азаяды.
Элементтің инвертор бөлігінің жұмысын толығырақ қарастырайық. Алдымен интегралды схема транзисторларының кейбір ерекшеліктерін атап өтейік. Микросұлбаларда n-p-n типті кремний транзисторлары қолданылады (бұл жағдайда коллектордың қоректену кернеуі оң полярлыққа ие және транзистор база мен эмитент арасында оң кернеу болған кезде ашылады). Суретте. 2.8-суретте активті режимде база мен эмитент арасындағы кернеуге коллекторлық токтың типтік тәуелділігі көрсетілген. Бұл сипаттаманың ерекшелігі транзистордың іс жүзінде базалық кернеудің салыстырмалы жоғары мәндерінде (әдетте 0,6 В-тан жоғары) ашыла бастауында. Бұл мүмкіндік базалық ауытқу көздерінсіз жасауға мүмкіндік береді, өйткені вольттың оннан бір бөлігіндегі оң кернеулерде де транзистор іс жүзінде жабық болып шығады. Соңында, микросхема транзисторының тағы бір ерекшелігі қанықтыру режимінде коллектор мен эмитент арасындағы кернеу салыстырмалы түрде жоғары (ол 0,4 В немесе одан жоғары болуы мүмкін).
күріш. 2.8.
Логикалық элементтің кірістеріне сигналдар ұқсас элементтердің шығыстарынан берілсін. Лог.1 кернеуін 2,6 В, лог.0 кернеуін 0,6 В, ашық диодтардағы кернеуді және қаныққан транзистордың базалық-эмиттерлік кернеуін 0,8 В-қа тең алайық.
Барлық кірістерге 2,6 В кернеу (лог 1 деңгейі) берілгенде (2.7-суретті қараңыз), кірістердегі диодтар жабылады, E 1 көзінен ток R 1 резистор арқылы, VD диодтары базаға өтеді. транзисторды қанықтыру режиміне орнату . Элемент шығысында 0,6 В төмен деңгейлі кернеу пайда болады (журнал деңгейі 0). U A кернеуі VD диодтарындағы және U BE кернеуіндегі кернеулердің қосындысына тең: 3 0,8 = 2,4 В. Осылайша, кіріс диодтары 0,2 В кері кернеу астында болады.
Егер кірістердің кем дегенде біреуі 0,6 В төмен деңгейлі кернеумен қамтамасыз етілсе (логтық деңгей 0), онда E 1 көзінен ток R 1 резисторы, ашық кіріс диод және кіріс сигнал көзі арқылы жабылады. Бұл жағдайда U A = 0,8 + 0,6 = 1,4 В. Бұл кернеуде транзистор VD диодтары беретін қиғаштыққа байланысты өшеді (бұл диодтар деп аталады). ығысу диодтары). R 1 резисторы, VD диодтары және R 2 резисторы арқылы өтетін E 1 көзінен ток U A-ға жақын ығысу диодтарында кернеудің төмендеуін тудырады. U BE кернеуі оң, бірақ 0,6 В-тан айтарлықтай аз, ал транзистор жабық.
ЖӘНЕ-ЕМЕС диод-транзистор логикасының элементі (DTL)
2.9-суретте көрсетілген элементтің негізгі тізбегі, жоғарыда қарастырылған DTL элементінің тізбегі сияқты, тізбектей қосылған екі функционалды бөліктен тұрады: ЖӘНЕ операциясын орындайтын схема және инвертор схемасы. ТТЛ элементіндегі ЖӘНЕ схемасын құрудың айрықша ерекшелігі, ол DTL тізбегінің кіріс диодтарының тобын алмастыратын бір көп эмитентті МТ транзисторын қолданады. МТ-ның эмитенттік түйіспелері кіріс диодтарының рөлін атқарады, ал коллекторлық түйін элемент тізбегінің инвертивті бөлігінің транзисторлық базалық тізбегінде ығысу диодының рөлін атқарады.
МТ-ның жұмыс істеу принципін қарастырғанда, оны 2.9, б-суретте көрсетілгендей біріктірілген базалары мен коллекторлары бар жеке транзисторлардан тұратындай елестетуге болады.
күріш. 2.9
Элементтің барлық кірістеріне логикалық 1 деңгейлі кернеу (3,2 В) берілсін. Тізбектің жеке нүктелеріндегі потенциалдардың мүмкін таралуы 2.10а-суретте көрсетілген. Эмитенттердің МТ өткелдері кері икемді болып шығады (эмиттерлік потенциалдар базалық потенциалдардан жоғары), МТ коллекторлық түйіні, керісінше, алға бағытта ығысқан (коллекторлық потенциал базалық потенциалдан төмен). Осылайша, МТ кері коммутациямен белсенді режимде жұмыс істейтін транзисторлармен ұсынылуы мүмкін (мұндай коммутацияда эмитент пен коллектор рөлдерін өзгертеді). Көп эмиттерлі транзистор кері байланыста оның күшеюі бірліктен әлдеқайда аз болатындай етіп жасалған. Сондықтан эмитенттер кіріс сигнал көздерінен шағын ток алады (DTL элементтерінен айырмашылығы, жабық кіріс диодтары арқылы өтетін бұл ток іс жүзінде нөлге тең). Базалық ток МТ коллекторлық түйін арқылы транзистор VT негізіне түседі, соңғысын қанықтыру режимінде сақтайды. Шығу кернеуі төмен деңгейге орнатылған (log.0).
күріш. 2.10.
Тізбектің басқа күйін қарастырайық. Кірістердің кем дегенде біреуінің кернеу деңгейі log.0 болсын. Алынған потенциалды бөлу 2.10б-суретте көрсетілген. МТ базалық потенциалы эмитент пен коллектор потенциалынан жоғары. Демек, қосылыстардың екеуі де, эмиттер де, коллектор да алға бағытталған және МТ қанықтыру режимінде болады. МТ-ның барлық базалық тогы эмитенттердің өтпелері арқылы жабылады. Эмитент пен коллектор арасындағы кернеу нөлге жақын, ал эмитентке әсер ететін төмен кернеу деңгейі МТ арқылы транзистор VT негізіне беріледі. Транзистор VT жабық, шығыс кернеу деңгейі жоғары (журнал деңгейі 1). Бұл жағдайда МТ-ның барлық дерлік базалық тогы МТ-ның алға бағытталған эмитенттік түйіні арқылы жабылады.
Интегралды логикалық элементтердің негізгі параметрлері
Негізгі параметрлерді және оларды жақсарту жолдарын қарастырайық.
Енгізуді біріктіру коэффициенті логикалық айнымалыларды жеткізуге арналған элемент кірістерінің санын анықтайды. Үлкен кіріс біріктіру коэффициенті бар элемент кеңірек логикалық мүмкіндіктерге ие.
Жүк көтергіштігі (немесе шығыстың шығу факторы) берілген элементтің шығысына қосылуға болатын ұқсас элементтердің кірістерінің санын анықтайды. Элементтердің жүк көтергіштігі неғұрлым жоғары болса, сандық құрылғыны құру кезінде элементтер саны азырақ қажет болуы мүмкін.
DTL және TTL-де жүк көтерімділігін арттыру үшін инвертивті бөліктің күрделі схемасы қолданылады. Күрделі түрлендіргіштің нұсқаларының бірі бар элементтің диаграммасы 2.11-суретте көрсетілген.
күріш. 2.11
2.11а суреті қосылған элемент режимін көрсетеді. Егер барлық кірістерде логикалық деңгей кернеуі 1 болса, R1 резисторы арқылы өтетін барлық ток VT2 транзисторының негізіне беріледі. VT2 транзисторы ашылады және қанықтыру режиміне өтеді. VT2 транзисторының эмитенттік тогы VT5 транзисторының негізіне ағып, бұл транзисторды ашық ұстайды. VT3 және VT4 транзисторлары жабық, өйткені олардың әрқайсысының эмитенттердің түйісуінде 0,3 В кернеу қолданылады, бұл транзисторларды ашу үшін жеткіліксіз.
Суретте. 2.11b өшірілетін элементтің режимін көрсетеді. Егер кірістердің кем дегенде біреуінің кернеу деңгейі лог.0 болса, онда R1 резисторының тогы кіріс тізбегіне толығымен ауысады. VT2 және VT5 транзисторлары жабылады, шығыс кернеуі лог.1 деңгейінде. VT3, VT4 транзисторлары екі сериялы жалғанған эмитент ізбасарларында жұмыс істейді, олардың кірісі R2 резисторы арқылы токпен қамтамасыз етіледі, ал өтпелі VT4 эмиттерлік тогы жүктемені қуаттайды.
Қарапайым түрлендіргіші бар элемент өшірілгенде, ток жоғары кедергісі бар Rк коллекторлық резистор арқылы қуат көзінен жүктемеге беріледі (2.11б-суретті қараңыз). Бұл резистор жүктемедегі токтың максималды мәнін шектейді (жүктеме тогы ұлғайған сайын Rk бойынша кернеудің төмендеуі артады, шығыс кернеуі төмендейді). Күрделі инверторы бар элементте жүкке эмитенттің ізбасар тізбегінде жұмыс істейтін VT4 транзисторының эмитенттік тогы беріледі. Эмитент ізбасарының шығыс кедергісі аз болғандықтан, шығыс кернеуі жүктеме тоғына аз тәуелді және жүктеме тогының үлкен мәндеріне рұқсат етіледі.
Өнімділіклогикалық элементтер логикалық элементтердің ең маңызды параметрлерінің бірі болып табылады, ол элементтің кірісінен шығысына дейін сигналдың таралу кешігуімен бағаланады;
2.12-суретте логикалық элементтің (инвертордың) кіріс және шығыс сигналдарының пішіні көрсетілген: t 1,0 3 - элемент шығысын 1 күйден 0 күйге ауыстырудың кешігу уақыты; t 0,1 3 - 0 күйден 1 күйге ауысу кідірісі.Суреттен көрініп тұрғандай, кідіріс уақыты log.0 және log.1 деңгейлері арасындағы орташаланған деңгейде өлшенеді. Сигналдың таралуының орташа кешігуі t з av = 0,5 (t 0,1 3 + t 1,0 3).Бұл параметр күрделі логикалық схемалардағы сигналдардың таралу кешігуін есептеуде қолданылады.
күріш. 2.12
Логикалық элементтің өнімділігіне әсер ететін факторларды және өнімділікті арттыру әдістерін қарастырайық.
Элементтегі транзисторлардың ауысу жылдамдығын арттыру үшін жоғары жиілікті транзисторларды пайдалану және негізгі тізбектегі үлкен басқару токтары бар транзисторларды ауыстыру қажет; кідіріс уақытының айтарлықтай қысқаруына транзисторлардың қаныққан жұмыс режимін пайдалану арқылы қол жеткізіледі (бұл жағдайда транзисторлар өшірілген кезде базадағы азшылық тасымалдаушылардың резорбциясы үшін қажетті уақыт) жойылады.
күріш. 2.13
Бұл процесті келесі әдістермен жеделдетуге болады:
· R төмендеуі (сондықтан уақыт тұрақтысының төмендеуі); дегенмен, сонымен бірге қуат көзінен тұтынылатын ток пен қуат артады;
· элементте шағын кернеудің төмендеуін пайдалану;
· шығыста жүк сыйымдылығының әсерін азайтатын эмитенттің ізбасары элементін пайдалану.
Төменде эмитент-байланыс логикасының логикалық элементтерін сипаттау кезінде элементтердің жылдамдығын арттыру үшін осы әдістерді қолдану көрсетілген.
күріш. 2.13
Шуға қарсы иммунитет элементтің жұмысына кедергі келтірмейтін кедергінің максималды мәнімен анықталады.
Шуға қарсы иммунитетті сандық бағалау үшін біз деп аталатындарды қолданамыз тасымалдау сипаттамасылогикалық элемент (инвертор). 2.14 суретте осы сипаттаманың типтік түрі көрсетілген.
күріш. 2.14
Тасымалдау сипаттамасы - шығыс кернеуінің кіріске тәуелділігі. Оны алу үшін логикалық элементтің барлық кірістерін қосу және шығыс кернеуін өзгерту арқылы шығыс кернеуінің сәйкес мәндерін белгілеу қажет.
Кіріс кернеуі нөлден шекті деңгей log.0 U 0 p дейін өскен сайын шығыс кернеуі деңгей журналынан төмендейді.1 U 1 мин. Кірістің одан әрі ұлғаюы шығыстың күрт төмендеуіне әкеледі. Шекті деңгейден асатын үлкен кіріс кернеу мәндерінде журнал.1 U 0 макс. Осылайша, статикалық (тұрақты) режимде элементтің қалыпты жұмысы кезінде U 0 p кіріс кернеулері қабылданбайды.< u вх
Рұқсат етілген шу деп кіріс кернеуіне қосылған кезде оны рұқсат етілмейтін мәндер аймағына U 0 p әкелмейтін шулар жатады.< u вх
Эмитентпен байланысқан логикалық қақпа
Эмитентпен байланысқан логиканың интегралды элементінің типтік сұлбасы күріште көрсетілген. 2.15.
күріш. 2.15.
VT 0, VT 1, VT 2, VT 3 транзисторлары ток қосқышының тізбегінде, транзисторлар VT 4, VT 5 - шығыс эмитентінің ізбасарларында жұмыс істейді. Диаграмма кіріске log.1 кернеу деңгейі қолданылған кезде әртүрлі нүктелердегі әлеуетті мәндерді көрсетеді; Бір нүктелердің потенциалдарының мәндері элементтің барлық кірістеріне log.0 кернеу деңгейі қолданылған жағдайда жақшаға алынады. Бұл потенциалдардың мәндері келесі деңгейлерге сәйкес келеді:
· қуат көзінің кернеуі Ек = 5 В;
· логикалық деңгей 1 U 1 = 4,3 В;
· логикалық деңгей 1 U 0 = 3,5 В;
· ашық транзистордың базасы мен эмитенті арасындағы кернеу U = 0,7 В.
ESL интегралды логикалық элементінің жұмыс істеу принципін қарастырайық (2.15-суретті қараңыз).
In 1-ге U 1 = 4,3 В кернеуі берілсін. VT 1 транзисторы ашық; осы транзистордың эмитенттік тогы резистор R U a = U 1 -U be = 4,3 - 0,7 = 3,6 В кернеуінің төмендеуін жасайды; коллекторлық ток Rk1 резисторында U Rк1 = 0,8 В кернеуін жасайды; транзистордың коллекторындағы кернеу U b = E k - U Rk1 = 5 - 0,8 = 4,2 В.
Транзистордың базасы мен эмитенті арасындағы кернеу VT 0 U VT0 = U - U a = 3,9 - 3,6 = 0,3 В; бұл кернеу VT 0 транзисторын ашу үшін жеткіліксіз. Осылайша, VT 1, VT 2, VT 3 транзисторларының кез келгенінің ашық күйі транзистордың VT 0 жабық күйіне әкеледі. R k2 резисторы арқылы өтетін ток өте аз (тек VT 5 транзисторының базалық тогы өтеді) және коллектордағы кернеу VT 0.
Логикалық элементтің басқа күйін қарастырайық. Барлық кірістерде лог.0 U 0 = 3,5 В кернеуі әрекет етсін, бұл жағдайда VT 0 транзисторы ашық болып шығады (эмиттерлері біріктірілген барлық транзисторлардың ішінен кернеуі жоғарысы ашылады); U a = U - U be = 3,9 - 0,7 = 3,2 В; VT 1, VT 2, VT 3 транзисторларының базасы мен эмитенті арасындағы кернеу U тең VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 В және бұл транзисторлар жабық; U b = 5 В; U = 4,2 В.
b және c нүктелерінен кернеулер эмиттерлік қайталағыштар арқылы элементтің шығыстарына беріледі; бұл жағдайда кернеу деңгейі U be = 0,7 В мәніне төмендейді. Шығулардағы кернеулер U 1 (4,3 В) немесе U 0 (3,5 В) тең болатын маңызды фактіге назар аударайық.
Элемент шығыстарында қандай логикалық функция түзілетінін анықтайық.
2 нүктесінде және шығысында транзистор VT 0 ашық болғанда төмен деңгейлі кернеу пайда болады, яғни. жағдайда x 1 = 0, x 2 = 0, x 3 = 0. Кіріс айнымалы мәндерінің кез келген басқа комбинациясы үшін транзистор VT 0 жабылады және Out 2-де жоғары деңгейлі кернеу пайда болады. Бұдан шығатыны, Out 2-де x 1 Vx 1 Vx 1 айнымалылар дизъюнкциясы қалыптасады. НЕМЕСЕ-ЕМЕС функциясы Out 1-де қалыптасады.
Сондықтан логикалық қақпа NOR және НЕМЕСЕ операцияларын орындайды.
ESL микросұлбаларында g нүктесі жалпыға айналады, ал d нүктесі -5В кернеуі бар қуат көзіне қосылады. Бұл жағдайда тізбектің барлық нүктелерінің потенциалдары 5 В-қа дейін азаяды.
Қарастырылып отырған логикалық элемент ең жылдам әрекет ететін элементтер класына жатады (сигналдың таралуының кешігу уақыты қысқа) келесі факторлармен қамтамасыз етіледі: ашық транзисторлар белсенді режимде (қанықтыру режимінде емес); шығыстарда эмитенттердің ізбасарларын пайдалану шығыстарға қосылған конденсаторларды қайта зарядтау процесін жылдамдатады; транзисторлар транзисторлардың жиілік қасиеттерін жақсартатын және оларды ауыстырып қосу процесін тездететін жалпы базалық коммутация тізбегі бойынша қосылады; Логикалық деңгейлердегі айырмашылық U 1 -U 0 = 0,8 В шағын болып таңдалды (бірақ бұл элементтің салыстырмалы түрде төмен шуға қарсы иммунитетіне әкеледі).
MOS транзисторларына негізделген логикалық элементтер
күріш. 2.16
Суретте. 2.16-суретте n типті индукцияланған арнасы бар логикалық элементтің диаграммасы көрсетілген (n MIS технологиясы деп аталады). Негізгі транзисторлар VT 1 және VT 2 тізбектей қосылған, транзистор VT 3 жүктеме ретінде әрекет етеді. Элементтің екі кірісінде (x 1 = 1, x 2 = 1) жоғары кернеу U 1 қолданылған жағдайда, VT 1 және VT 2 транзисторлары да ашық және шығысында төмен кернеу U 0 орнатылады. Барлық басқа жағдайларда, VT 1 немесе VT 2 транзисторларының кем дегенде біреуі жабылады және шығыста U 1 кернеуі орнатылады. Осылайша, элемент логикалық ЖӘНЕ-ЕМЕС функциясын орындайды.
күріш. 2.17
Суретте. 2.17-суретте НЕМЕСЕ-ЕМЕС элементінің диаграммасы көрсетілген. Төмен кернеу U 0 оның шығысында орнатылады, егер кірістердің кем дегенде біреуінде VT 1 және VT 2 негізгі транзисторларының бірін ашатын жоғары кернеу U 1 болса.
күріш. 2.18
Суретте көрсетілген. 2.18 диаграмма KMDP технологиясының NOR-NOT элементінің диаграммасы. Онда VT 1 және VT 2 транзисторлары негізгі, VT 3 және VT 4 транзисторлары жүктеме болып табылады. Жоғары кернеу U 1 болсын. Бұл жағдайда транзистор VT 2 ашық, транзистор VT 4 жабық және басқа кірістегі кернеу деңгейіне және қалған транзисторлардың күйіне қарамастан шығысында төмен кернеу U 0 орнатылады. Элемент НЕМЕСЕ-ЕМЕС логикалық операциясын жүзеге асырады.
CMPD тізбегі қуат көздерінен өте төмен ток тұтынуымен (демек, қуатпен) сипатталады.
Интегралды инъекция логикасының логикалық элементтері
күріш. 2.19
Суретте. 2.19 суретте интегралды инъекция логикасының логикалық элементінің топологиясы (I 2 L) көрсетілген. Мұндай құрылымды құру үшін өткізгіштігі n-типті кремнийде диффузияның екі фазасы қажет: бірінші фазада p 1 және p 2 аймақтары, ал екінші фазада n 2 аймақтары түзіледі.
Элемент p 1 -n 1 -p 2 -n 1 құрылымына ие. Мұндай төрт қабатты құрылымды екі кәдімгі үш қабатты транзисторлық құрылымдардың қосылымы ретінде елестету арқылы қарастыру ыңғайлы:
б 1 - n 1 - б 2 n 1 - б 2 - n 1
Осы бейнелеуге сәйкес диаграмма 2.20, а-суретте көрсетілген. Осы схема бойынша элементтің жұмысын қарастырайық.
күріш. 2.20
n 1 -p 2 -n 1 типті құрылымы бар VT 2 транзисторы бірнеше шығыстары бар инвертордың функцияларын орындайды (әр коллектор ашық коллектор тізбегіне сәйкес элементтің жеке шығысын құрайды).
Транзистор VT 2, деп аталады инжектор, p 1 -n 1 -p 2 сияқты құрылымы бар. Бұл транзисторлардың n 1 ауданы ортақ болғандықтан, VT 2 транзисторының эмитенті VT 1 транзисторының негізіне қосылуы керек; жалпы алаңның болуы p 2 транзистор VT 2 негізін VT 1 транзисторының коллекторымен қосу қажеттілігіне әкеледі. Бұл 2.20а-суретте көрсетілген VT 1 және VT 2 транзисторлары арасында байланыс жасайды.
VT 1 транзисторының эмитенті оң потенциалға ие болғандықтан және базасы нөлдік потенциалда болғандықтан, эмитенттің өтуі алға бағытталған және транзистор ашық.
Бұл транзистордың коллекторлық тогын VT 3 транзисторы (алдыңғы элементтің инверторы) арқылы немесе VT 2 транзисторының эмитент торабы арқылы жабуға болады.
Егер алдыңғы логикалық элемент ашық күйде болса (транзистор VT 3 ашық), онда бұл элементтің кірісінде VT 2 негізінде әрекет ететін, бұл транзисторды жабық күйде сақтайтын төмен кернеу деңгейі бар. VT 1 инжекторлық ток VT 3 транзисторы арқылы жабылады. Алдыңғы логикалық элемент жабылған кезде (транзистор VT 3 жабық), VT 1 инжекторының коллекторлық тогы VT 2 транзисторының негізіне түседі және бұл транзистор ашық күйге қойыңыз.
Осылайша, VT 3 жабылған кезде транзистор VT 2 ашық және керісінше, VT 3 ашық болғанда, VT 2 транзисторы жабылады. Элементтің ашық күйі log.0 күйіне, жабық күйі log.1 күйіне сәйкес келеді.
Инжектор тұрақты ток көзі болып табылады (ол элементтер тобына ортақ болуы мүмкін). Суретте көрсетілген элементтің шартты графикалық белгіленуі жиі қолданылады. 2.21, б.
Суретте. 2.21а суретінде НЕМЕСЕ-ЕМЕС операциясын жүзеге асыратын схема көрсетілген. Элементтердің коллекторларының қосылуы деп аталатын жұмысына сәйкес келеді орнату I. Шынында да, элементтердің кем дегенде біреуі ашық күйде (лог.0 күйі) болғаны жеткілікті, содан кейін келесі элементтің инжекторлық тогы ашық инвертор арқылы жабылады және төменгі лог.0 деңгейі орнатылады. элементтердің біріккен шығысы. Демек, бұл шығыста х 1 · x 2 логикалық өрнекке сәйкес мән қалыптасады. Оған де Морган түрлендіруін қолдану x 1 · x 2 = өрнегіне әкеледі. Демек, элементтердің бұл байланысы іс жүзінде НЕМЕСЕ-ЕМЕС операциясын жүзеге асырады.
күріш. 2.21
Логикалық элементтер ЖӘНЕ 2 L келесі артықшылықтарға ие:
· интеграцияның жоғары деңгейін қамтамасыз ету; I 2 L схемаларын жасауда биполярлы транзисторлардағы интегралдық схемаларды өндірудегідей технологиялық процестер қолданылады, бірақ технологиялық операциялар мен қажетті фотомаскалардың саны азырақ;
· төмендетілген кернеу қолданылады (шамамен 1 В);
· өнімділіктің кең диапазонында қуат алмасу мүмкіндігін қамтамасыз ету (қуат тұтынуды бірнеше шама ретімен өзгертуге болады, бұл сәйкесінше өнімділіктің өзгеруіне әкеледі);
· TTL элементтерімен жақсы сәйкес келеді.
Суретте. 2.21б суретте I 2 L элементтерінен TTL элементіне өту диаграммасы көрсетілген.
- Кіріс біріктіру коэффициенті шамамен- логикалық функция орындалатын кірістер саны.
- Шығару коэффициенті K ретберілген логикалық элементтің шығысына бір қатардағы құрылғылардың қанша логикалық кірісін бір уақытта қосуға болатындығын көрсетеді.
- Өнімділік LE арқылы сигналдың таралуының кешігу уақытымен сипатталады және кіріс және шығыс сигналдарының уақытқа қатысты графиктерінен анықталады (10-сурет). LE қосулы кезде сигнал таратудың кешігу уақытында айырмашылық бар т 1,0 z.r., өшірілген кезде сигналдың кешігу уақыты т 0,1 z.r.және орташа таралу кешігу уақыты т 1,0 z.r..
10-сурет LE сигналының таралу кешігу уақытын анықтау
Сигналдың таралу кешігуінің орташа уақыты – логикалық элемент қосылған және өшірілген кездегі сигналдың таралу кідірісі уақыттарының қосындысының жартысына тең уақыт аралығы:
t денсаулық неке= (т 1,0 z.r.+ т 0,1 z.r.)/2
- Жоғары U кернеуі 1 және төмен U 0 деңгейлері(кіріс У 1 енгізужәне демалыс күндері У 0 шығып) және олардың рұқсат етілген тұрақсыздығы. астында У 1 және У 0 «Log.1» және «Log.0» номиналды кернеу мәндерін түсіну; тұрақсыздық салыстырмалы бірлікпен немесе пайызбен көрсетіледі.
- шекті кернеулер жоғары U 1 кеуектер және төмен U 0 кеуектер деңгейлері.Шекті кернеу ең аз деп түсініледі ( У 1 сол уақыттан бері) немесе ең үлкен ( У 0 сол уақыттан бері) логикалық элементтің басқа күйге ауысуы басталатын сәйкес деңгейлердің мәні. Бұл параметрлер жұмыс температурасының диапазонында сәйкес серияның параметрлерінің таралуын ескере отырып анықталады; анықтамалық кітаптар жиі бір орташа мән береді U POR.
- кіріс токтары I 0 жылы, мен 1 енгізутиісінше төмен және жоғары деңгейдегі кіріс кернеулерінде.
- Шуға қарсы иммунитет.Статикалық шуға төзімділік жұмыс температурасының диапазонындағы параметрлердің таралуын ескере отырып, шекті мәнге қатысты шығыс және кіріс сигналдарының мәндерінің арасындағы ең аз айырмашылық ретінде логикалық элементтің берілу сипаттамалары негізінде бағаланады:
У- POM = У 1 шығып.мин – U POR
У+ POM = U POR – U 0 шығып.мин
Анықтамалық деректер әдетте бір рұқсат етілген кедергі мәнін береді, ол қолайлы жұмыс жағдайында LE ауыстырмайды.
- Қуатты тұтыну P тер немесе ток тұтыну I тер.
- ауысу энергиясы- бір коммутаторды орындауға жұмсалған жұмыс. Бұл әртүрлі сериялар мен технологиялардың микросұлбаларын бір-бірімен салыстыру үшін қолданылатын интегралды параметр. Ол тұтынылатын қуат пен сигналдың таралу кешігуінің орташа уақытының өнімі ретінде табылады.
3.2 Транзисторлық-транзисторлық логика
Транзисторлы-транзисторлық логикалық (ТТЛ) элементтері орташа және жоғары жылдамдықты микросұлбалардың негізін құрайды. Әртүрлі параметрлері бар схемалардың бірнеше нұсқалары әзірленді және қолданылады.
11-сурет Қарапайым а) және күрделі б) инверторы бар NAND логикалық элементтері
3.2.1 Қарапайым инверторы бар TTL NAND элементі
Мұндай элементке логикалық ЖӘНЕ операциясын орындайтын көп эмиттерлі VT1 транзисторы (11,а) және ЕМЕС операциясын жүзеге асыратын VT2 транзисторы кіреді.
Көп эмиттерлі транзистор (МЭТ) ТТЛ негізі болып табылады. Кірістерде тізбек болса, яғни. MET сигналының эмитенттері У 0 =U CE.usЭмитенттердің қосылыстары алға бағытталған және маңызды базалық ток VT1 арқылы өтеді Мен Б 1 =(E–U BE.us –U CE.us)/Р Б, транзистордың қанықтыру режимінде болуы үшін жеткілікті. Бұл жағдайда коллектор-эмиттер кернеуі VT 1 U CE.us=0,2 В. VT2 транзисторының негізіндегі кернеу тең У 0 +U CE.us=2U CE.us<U BE.usжәне транзистор VT2 жабық. Тізбектің шығысындағы кернеу «1» логикалық деңгейіне сәйкес келеді. Кірістердің кем дегенде біреуі сигнал тең болғанша схема осы күйде болады У 0 .
Егер кіріс кернеуі деңгейден жоғарыласа У 0 барлық кірістерде бір уақытта немесе кірістердің бірінде, қалған кірістерге логикалық «1» сигналы берілген жағдайда, базадағы кіріс кернеуі артады және U б=U in+U CE.us=U BE.usжәне транзистор VT2 ашылады. Нәтижесінде VT2 базалық тогы артады, ол қуат көзінен резистор арқылы ағып кетеді R б VT1 коллекторлық торабы да, VT2 транзисторы да қанықтыру режиміне өтеді. Әрі қарай арттыру U VX VT1 транзисторының эмитенттердің түйіспелерінің бітелуіне әкеледі және нәтижесінде коллекторлық өтпелер алға бағытта, ал эмитенттердің өтулері қарама-қарсы бағытта ығысқан режимге өтеді (кері ауысу режимі) . Тізбектің шығыс кернеуі OUT=U CE.us=У 0 (қанықтығы бойынша транзистор VT2).
Осылайша, қарастырылатын элемент логикалық ЖӘНЕ-ЕМЕС операциясын орындайды.
TTL элементінің қарапайым схемасы бірқатар кемшіліктерге ие. Мұндай элементтерді тізбектей қосқанда, басқа ұқсас элементтердің эмитенттерін элемент шығысына қосқанда, LE-ден тұтынылатын ток күшейеді, ал жоғары деңгейлі кернеу төмендейді («1» журналы). Сондықтан элементтің төмен жүк көтергіштігі бар. Бұл кері режимде көп эмиттерлі транзистордың үлкен эмитенттік токтарының болуына байланысты, олар жүктеме транзисторларымен LE-ден тұтынылады.
Сонымен қатар, бұл схема оң кедергі деңгейіне қатысты төмен шуға төзімділікке ие: У+ POM = U BE.us –U 0 =U BE.us–2U CE.us. Бұл кемшіліктерді жою үшін күрделі инверторы бар TTL схемалары қолданылады (11-сурет, б).
3.2.2 Күрделі инверторы бар TTL элементі
Күрделі инверторы бар TTL тізбегі (11-сурет, б), қарапайым инверторы бар схема сияқты, логикалық ЖӘНЕ ЕМЕС операцияны орындайды. Кірістерде кернеу болса, журнал. «0» көп эмиттерлі транзистор VT1 қанықтыру режимінде, ал VT2 транзисторы жабық. Демек, VT4 транзисторы да жабық, өйткені ток R4 резисторы және VT4 негізіндегі кернеу арқылы өтпейді. сен 4 = "0". VT3 транзисторы ашық, себебі оның негізі R2 резисторы арқылы E қуат көзіне қосылған. R3 резисторының кедергісі аз, сондықтан VT3 эмитенттің ізбасары ретінде жұмыс істейді. Логикалық элементтің жүктеме тогы және лог деңгейіне сәйкес шығыс кернеуі транзистор VT3 және ашық диод VD арқылы өтеді. «1» кернеудің төмендеуін шегерген қоректендіру кернеуіне тең U BE.us, ашық диодтағы кернеудің төмендеуі U d=U BE.usжәне VT2 базалық токынан R 2 кедергісінде кернеудің аз төмендеуі: У¹= Е–2U CE.us– Р 2 Мен Б 2 = U n– 2U BE.us.
Қарастырылған режим TTL логикалық элементінің тасымалдау сипаттамасының 1 бөліміне сәйкес келеді (12.а-сурет)
12-сурет Негізгі LE сериясының 155 сипаттамалары:
a – беріліс, b – кіріс.
Барлық кірістердегі кернеу артқан сайын, VT2 базасының потенциалы артады және қашан U VX=У 0 сол уақыттан берітранзистор VT2 ашылады, коллекторлық ток ағып бастайды Мен Қ 2 R2 және R4 резисторлары арқылы. Нәтижесінде VT3 негізгі тогы төмендейді, ондағы кернеудің төмендеуі артады және шығыс кернеуі төмендейді (12-суреттегі 2-бөлім). R4 резисторында кернеудің төмендеуі болған кезде У Р 4 <U BE.usтранзистор VT4 жабық. Қашан U VX=У¹ сол уақыттан бері =2U BE.us–U CE.usтранзистор VT4 ашылады. Кіріс кернеуінің одан әрі жоғарылауы VT2 және VT4 қанығуына және VT1 кері режимге ауысуына әкеледі (12-суреттегі 3-бөлім). Бұл жағдайда нүктенің әлеуеті « А«(11,б-суретті қараңыз) тең Уа=U BE.us+U CE.us, және ұпайлар» б» - U б=U CE.us, демек, U ab=У а–U б=U BE.us. VT3 транзисторының және VD1 диодының құлпын ашу үшін сізге қажет U ab≥2U BE.us. Бұл шарт орындалмағандықтан, VT3 және VD1 жабық және тізбек кірісіндегі кернеу тең U CE.us=У 0 (12-суреттегі 4-бөлім).
Ауыстыру кезінде VT3 және VT4 транзисторларының екеуі де ашық және ток кернеуі пайда болатын уақыт кезеңдері бар. Осы токтың амплитудасын шектеу үшін тізбекке шағын кедергісі бар резистор (R 3 = 100–160 Ом) енгізілген.
2 В-тан жоғары MET эмитенттеріндегі теріс кернеу кезінде туннельдің бұзылуы дамиды және кіріс тогы күрт артады. LE теріс кедергі әсерінен қорғау үшін тізбекке VD2, VD3 диодтары енгізіледі, олар оны 0,5-0,6 В деңгейінде шектейді.
Оң кернеу (4–4,5) В жоғары болса, кіріс тогы да артады, сондықтан LE кірістерін журналмен қамтамасыз ету үшін. «1» кірістерді +5 В қоректендіру кернеуіне қосу мүмкін емес.
LE TTL практикалық қолдануында пайдаланылмаған кірістерді бос қалдыруға болады. Дегенмен, бұл бос терминалдарға кедергінің әсерінен шуға төзімділікті төмендетеді. Сондықтан олар әдетте бір-бірімен біріктіріледі, егер бұл алдыңғы LE үшін асып кетуге әкелмесе немесе кіріс тогын шектейтін R = 1 кОм резистор арқылы +5 В қуат көзіне қосылады. Әрбір резисторға 20 кіріске дейін қосуға болады. Бұл әдіспен деңгей журнал болып табылады. «1» жасанды түрде жасалады.
Күрделі инверторы бар TTL элементінің шуға төзімділігі:
У + пом = У 1 сол уақыттан бері – У 0 = 2U BE.us – 2U CE.us
У – пом = У 1 – У 1 сол уақыттан бері = Е – 4U BE.us + U CE.us
TTL элементтерінің өнімділігі қосулы кезде сигналдың таралу кешігу уақытымен анықталады т 1,0 ass.rжәне өшіру т 0,1 ass.r, транзисторлар негіздеріндегі миноритарлы тасымалдаушылардың жинақталуы мен резорбциялану процестерінің ұзақтығына, коллекторлық СК-ның сыйымдылықтарын және СК өткелдерінің эмиттерлік конденсаторларының қайта зарядталуына байланысты. TTL элементінің жұмысы кезінде ашық транзисторлар қаныққан күйде болғандықтан, транзисторлар өшірілген кезде азшылық тасымалдаушылардың резорбциялану уақыты TTL инерциясының артуына айтарлықтай үлес қосады.
Күрделі инверторы бар TTL элементтері үлкен логикалық тербеліске, төмен қуат тұтынуға, жоғары өнімділікке және шуға төзімділікке ие. TTL параметрінің әдеттегі мәндері келесідей: U шұңқыр=5 В; У 1 ≥2,8 В; У 0 ≤0,5 В; t zd.sr=10...20 нс; P pot.sr.=10...20 мВт; K рет=10.
LE TTL практикалық қолдануында пайдаланылмаған кірістерді бос қалдыруға болады. Дегенмен, бұл бос терминалдарға кедергінің әсерінен шуға төзімділікті төмендетеді. Сондықтан, олар әдетте бір-бірімен біріктіріледі, егер бұл алдыңғы LE үшін асып кетуге әкелмесе немесе кіріс тогын шектейтін R = 1 кОм резистор арқылы +5 В қуат көзіне қосылады. Әрбір резисторға 20 кіріске дейін қосуға болады.
3.2.3 TTLSH элементтері
TTL элементтерінің өнімділігін арттыру үшін TTLSH элементтерінде транзистордың негізі мен коллекторы арасында қосылған кәдімгі транзистор мен Шоттки диодының қосындысы болып табылатын Шоттки транзисторлары қолданылады. Шоттки диодындағы күйдегі кернеудің төмендеуі кәдімгі pn өткелінен аз болғандықтан, кіріс тоғының көп бөлігі диод арқылы өтеді және тек аз ғана бөлігі негізге түседі. Сондықтан транзистор терең қанықтыру режиміне кірмейді.
Демек, коллекторлық түйіспе арқылы айдалуына байланысты базада тасымалдаушылардың жинақталуы іс жүзінде болмайды. Осыған байланысты, қосу кезінде коллекторлық токтың көтерілу уақытының және өшірілген кезде резорбция уақытының төмендеуі нәтижесінде Шоттки тосқауылымен транзисторлық қосқыштың жылдамдығының артуы байқалады.
Шоттки диодтары (TTLS) бар TTL элементтерінің сигнал таратуының орташа кешігу уақыты ұқсас TTL элементтерімен салыстырғанда шамамен екі есе аз. TTLSh кемшілігі ұқсас TTL элементтерімен салыстырғанда төмен шуға төзімділік болып табылады. У + помжоғары мәнге байланысты У 0 немесе одан аз U por.
3.2.4 Үш шығыс күйі бар TTL элементтері -
қосымша кірісі бар V – рұқсат кірісі (13,а-сурет). Бұл кіріске кернеу қолданылғанда У 0 транзистор VT5 ашық және қаныққан, ал VT6 және VT7 транзисторлары жабық, сондықтан логикалық элементтің жұмысына әсер етпейді. Ақпараттық кірістердегі сигналдардың комбинациясына байланысты LE шығысы «лог» деңгейі бар сигнал болуы мүмкін. 0» немесе «журнал. 1". V кірісіне кернеу «лог. 1" транзистор VT5 жабылады, ал VT6 және VT7 транзисторлары ашылады, VT3 транзисторының негізіндегі кернеу деңгейге дейін төмендейді U BE.us+У d, VT2, VT3, VT4 транзисторлары жабылады және LE жоғары кедергі (үшінші) күйге өтеді, яғни ол жүктемеден ажыратылады.
13b-суретте осы элементтің UGO көрсетілген. ∇ таңбасы шығыстың үш күйі бар екенін көрсетеді. Белгіше Е∇ «Үшінші күйдің рұқсаты» =0 сигналымен LE үшінші (жоғары кедергі) күйге ауысатынын көрсетеді.
Қуат беру тізбегіндегі кедергілерді азайту үшін LE топтарының шиналарымен қосылу нүктелеріне бір корпусқа шамамен 0,1 мкФ сыйымдылығы бар ажырататын керамикалық конденсаторлар орнатылады. Әрбір тақтада қуат тізбегі мен жалпы шинаның арасында сыйымдылығы 4,7–10 мкФ болатын 1–2 электролиттік конденсаторлар бар.
Сурет 13 TTL ЖӘНЕ-ЕМЕС логикалық элементі үш шығыс күйі бар a) және оның UGO b).
7-кестеде LE TTL кейбір серияларының параметрлері көрсетілген.
7-кесте TTL логикалық элементтерінің кейбір серияларының параметрлері
| ОПЦИЯЛАР | СЕРИЯ | ||||
|---|---|---|---|---|---|
| Әмбебап | Жоғары өнімділік | Микроқуат | |||
| 133, 155 | K531 | KR1531 | K555 | Kr1533 | |
| Кіріс ток I 0 VX, мА | -1,6 | -2,0 | -0,6 | -0,36 | -0,2 |
| Кіріс ток I 1 VX, мА | 0,04 | 0,05 | 0,02 | 0,02 | 0,02 |
| Шығу кернеуі У 0 ШЫҒУ, IN | 0,4 | 0,5 | 0,5 | 0,5 | 0,4 |
| Шығу кернеуі У 1 ШЫҒУ, IN | 2,4 | 2,7 | 2,7 | 2,7 | 2,5 |
| Шығарудың шығу коэффициенті K TIMES | 10 | 10 | 10 | 20 | 20 |
| Енгізуді біріктіру коэффициенті K ТУРАЛЫ | 8 | 10 | - | 20 | - |
| Сигналдың таралу кешігу уақыты t АРТҚА | 19 | 4,8 | 3,8 | 20 | 20 |
| Ағымдағы тұтыну, мА: | |||||
| I 0 ТЕР(сағ У 0 ШЫҒУ) | 22 | 36 | 10,2 | 4,4 | 3 |
| I 1 ТЕР(сағ У 1 ШЫҒУ) | 8 | 16 | 2,8 | 1,6 | 0,85 |
| 0,4 | 0,3 | 0,3 | 0,3 | 0,4 | |
| Қоректендіру кернеуі, В | 5 | 5 | 5 | 5 | 5 |
| Шығу токтары, мА: | |||||
| I 0 ШЫҒУ | 16 | 20 | 20 | 8 | 4 |
| I 1 ШЫҒУ | -0,4 | -1 | -1 | -0,4 | -0,4 |
| Бір элементке орташа қуат тұтынуы, мВт | 10 | 19 | 4 | 2 | 1,2 |
3.3 Эмитентпен байланысты логика
Эмитентті байланыстыратын логиканың (ECL) негізі жоғары жылдамдықты ток қосқышы болып табылады (14а-сурет). Ол екі транзистордан тұрады, оның коллекторлық тізбегіне РК жүктеме резисторлары кіреді, ал екі транзистордың эмитент тізбегінде Rk мәнінен айтарлықтай үлкен ортақ Re резисторы бар. Uin кіріс сигналы транзисторлардың біреуінің кірісіне, ал екіншісінің кірісіне Uop эталондық кернеу беріледі. Схема симметриялы, сондықтан бастапқы күйде (U in = U op) екі транзистор арқылы бірдей токтар өтеді. Толық ток I O Re кедергісі арқылы өтеді.
14-сурет Эмитент-қосылған логика: а) ток қосқышы;
б) жеңілдетілген электр схемасы
Көбейту кезінде U in VT1 транзисторы арқылы ток күшейеді, R e кедергісіндегі кернеудің төмендеуі артады, VT2 транзисторы жабылады және ол арқылы өтетін ток азаяды. «1» деңгей журналына тең кіріс кернеуімен ( Uin =U 1), VT2 транзисторы жабылады және барлық ток VT1 транзисторы арқылы өтеді. Тізбек параметрлері және ток I 0 транзистор VT1 ашық кезде қанығу аймағының шекарасында сызықтық режимде жұмыс істейтін етіп таңдалады.
Азайған кезде U inдеңгейін тіркеу үшін "0" ( U in=У 0), керісінше, VT1 транзисторы жабық, ал VT2 транзисторы қанықтыру аймағымен шекарада сызықтық режимде.
ESL тізбегінде (14б-сурет) бір немесе бірнеше транзисторлар (кіріс ілінісу коэффициентіне байланысты) VT1 транзисторына параллель қосылған, олар ток қосқышының қолдарының бірін құрайды. Жүктеме сыйымдылығын арттыру үшін LE шығыстарына екі эмитент VT4 және VT5 ізбасарлары қосылады.
Барлық кірістерге немесе олардың біреуіне сигналды қолданғанда, мысалы, бірінші U VX 1 =У 1, транзистор VT1 ашылады және ол арқылы ток I 0 өтеді, ал VT3 транзисторы жабылады.
OUT 1 = У 1 – U BE.us = У 0
OUT 2 = U PIT – U BE.us = У 1
Осылайша, бірінші шығысқа қатысты бұл схема логикалық НЕМЕСЕ-ЕМЕС операциясын, ал екінші шығысымен НЕМЕСЕ операциясын жүзеге асырады. Шекті кернеу екенін байқау оңай U POR =U OP, логикалық жиегі Δ У=У 1 -У 0 =U BE.usжәне тізбектің шуға төзімділігі У + POM=У - POM=0,5U BE.us.
Элементтің кіріс токтары, демек, ESL жүктеме токтары аз: I 0 VX≈0, ток I 1 VXқанықтыру аймағында емес, қанықтыру аймағының шетінде жұмыс істейтін транзистордың базалық токына тең. Сондықтан элементтің жүк көтергіштігі жоғары және тармақталу коэффициенті 20 немесе одан да көп жетеді.
Логикалық айырмашылық аз болғандықтан, қуат көзінің кернеуінің тұрақсыздығы ESL шудың иммунитетіне айтарлықтай әсер етеді. ESL тізбектеріндегі шу иммунитетін арттыру үшін қуат көзінің оң полюсі жерге тұйықталған емес, оң полюсі. Бұл кедергі кернеуінің үлкен бөлігі R e жоғары кедергіде түсіп, оның аз ғана бөлігі тізбектің кірістеріне жетуі үшін жасалады.
LE ESL және TTL бірге пайдаланған кезде олардың арасына логикалық сигналдардың деңгейлерін үйлестіретін арнайы микросұлбаларды қосу қажет. Олар деп аталады деңгей түрлендіргіштері(PU).
ESL жоғары өнімділігі келесі негізгі факторларға байланысты:
1 Ашық транзисторлар қанығуда емес, сондықтан негіздерде азшылық тасымалдаушылардың резорбция кезеңі алынып тасталады.
2 Кіріс транзисторлары алдыңғы элементтердің эмитент ізбасарлары арқылы басқарылады, олар төмен шығыс кедергісі бар үлкен базалық токты қамтамасыз етеді, демек, кіріс және анықтамалық транзисторлардың қысқа ашылуы мен жабылу уақытын қамтамасыз етеді.
Осы факторлардың барлығы бірге ESL элементтерінің шығыс кернеуінің қысқа көтерілу және төмендеу уақытын қамтамасыз етеді.
ESL үшін келесі орташа параметрлер тән: U шұңқыр=–5В; У 1 =–(0,7–0,9)В; У 0 =–(1,5–2)В; тЗ Д.ав=3–7 нс; P тер=10–20 мВт.
K500 және K1500 сериялары перспективалы болып саналады, K1500 сериялары субнаносекунд болып табылады және таралу кешігу уақыты 1 нс-тен аз. (8-кесте).
8-кесте LE ESL негізгі сериясының параметрлері
| Опциялар | Сериялар | |
|---|---|---|
| K500 | K1500 | |
| Кіріс ток I 0 VX,мА | 0,265 | 0,35 |
| Кіріс ток I 1 VX, мА | 0,0005 | 0,0005 |
| Шығу кернеуі У 0 ШЫҒУ, IN | -1,85…-1,65 | -1,81…-1,62 |
| Шығу кернеуі У 1 ШЫҒУ, IN | -0,96…-0,81 | -1,025…-0,88 |
| Шығу шекті кернеуі, V: | ||
| У 0 ШЫҒЫС | -1,63 | -1,61 |
| У 1 ШЫҒЫС | -0,98 | -1,035 |
| Таралудың кешігу уақыты, нс | 2,9 | 1,5 |
| Рұқсат етілген кедергі кернеуі, В | 0,125 | 0,125 |
| Фанут факторы K TIMES | 15 | - |
| Қоректендіру кернеуі, В | -5,2; -2,0 | -4,5; -2,0 |
| Бір элементке тұтынылатын қуат, мВт | 8…25 | 40 |
3.4 Тікелей байланыстырылған транзисторлық логика (DLC)
TLNS элементінің тізбегінде жүктеме кедергісі екі транзистордың қосылған коллекторларының тізбегіне кіреді (15,а-сурет). Х1 және Х2 кіріс сигналдары осы транзисторлардың негіздеріне беріледі. Егер X1 және X2 бір уақытта «лог 0» тең болса, онда екі транзистор да жабылады және тізбектің шығысында Y = 1 жоғары потенциалы болады. Егер жоғары әлеуетті «лог 1» кем дегенде бір немесе екі кіріске қолданылса, онда бір немесе екі транзистор ашық және тізбектің шығысында төмен потенциал Y = 0 болады. Осылайша, схема НЕМЕСЕ-ЕМЕС операциясын орындайды.
15-сурет LE NSTL a) және жүктеме транзисторларының кіріс сипаттамалары b).
Көріп отырғаныңыздай, NSTL элементінің схемасы өте қарапайым, бірақ оның айтарлықтай кемшілігі бар. Элементтің шығысы журнал потенциалына орнатылғанда. «1», тұрақты потенциал жүктеме транзисторларының негіздеріне қолданылады, 15-суретте көрсетілгендей, нүктелі сызық У¹. Транзисторлардың параметрлеріндегі шашырауға байланысты (15, б-суретті қараңыз) транзисторлардың негізгі токтары айтарлықтай өзгеруі мүмкін. Нәтижесінде транзисторлардың біреуі терең қанықтылыққа енуі мүмкін, ал екіншісі сызықтық режимде болуы мүмкін. Бұл жағдайда «log.1» деңгейлері айтарлықтай ерекшеленеді, бұл тұтастай алғанда құрылғының жұмысында үнемі ақауларға әкеледі. Сондықтан LE NSTL тізбегі тек кернеумен басқарылатын транзисторлармен қолданылады.
3.5 Интегралды инъекция логикасы
Біріктірілген инъекция логикасының (I²L) элементтерінің дискретті схемаларда аналогтары жоқ және тек біріктірілген нұсқада жүзеге асырылуы мүмкін (16-сурет, а). I²L элементі екі транзистордан тұрады: көлденең pnp транзистор инжектор қызметін атқарады, ал тік мультиколлекторлы npn транзистор инвертор режимінде жұмыс істейді. Жалпы n-типті аймақ pnp транзисторының негізі, сондай-ақ npn транзисторының эмитенті ретінде қызмет етеді және «жер» нүктесіне қосылады. pnp транзисторының коллекторы мен npn транзисторының негізі де ортақ аймақ болып табылады. Эквивалентті схема 16б-суретте көрсетілген.
16-сурет Инжекциялық қуаты бар транзистор: а - құрылымдық схема, b - эквивалентті схема, в - ток генераторы бар эквивалентті схема.
Қоректендіру кернеуі инжектордың эмитент-база тізбегіне беріледі U PIT. Көздің минималды кернеуі эмитенттің түйісуіндегі кернеудің төмендеуімен анықталады: U CE.us=0,7 В. Бірақ эмитент тоғын тұрақтандыру үшін I 0 резистор R көзге тізбектей қосылады және қуат көзінің кернеуі алынады U PIT=1...1,2 V. Бұл жағдайда p-n өткелі эмитент-база VT1 ашық және коллекторлық түйіспеге тесіктердің диффузиясы жүреді. Коллекторға қарай жылжыған кезде саңылаулардың бір бөлігі электрондармен қайта қосылады, бірақ олардың едәуір бөлігі коллекторлық түйіспеге жетеді және ол арқылы өтіп, инвертордың р-базасына түседі (транзистор VT2). Бұл диффузия процесі, яғни. саңылаулар кіріс әсеріне қарамастан тұрақты түрде негізге енгізіледі.
VT2 негізіндегі кернеу болса U in=У 0, бұл ажыратқыштың жабық күйіне сәйкес келеді S, инвертордың p-негізіне кіретін тесіктер қуат көзінің теріс полюсіне еркін ағады. VT2 транзисторының коллекторлық тізбегінде ток өтпейді және бұл VT2 коллекторлық тізбегінің ашық күйіне тең. Шығу тізбегінің бұл күйі журналдық кернеуге сәйкес келеді. «1».
Сағат U in=У 1 (S ажыратқышы ашық) инвертордың p-негізінде саңылаулар жиналады. Базалық потенциал өсе бастайды және сәйкесінше VT2 ауысуларындағы кернеулер осы ауысулар ашылғанға дейін төмендейді. Содан кейін VT2 транзисторының коллекторлық тізбегінде ток өтеді және инвертордың эмитенті мен коллекторы (транзистор VT2) арасындағы потенциалдар айырымы нөлге жақын болады, яғни. бұл транзистор тізбектің қысқа тұйықталған бөлігін білдіреді және бұл күй журнал деңгейіне сәйкес болады. «0». Осылайша, қарастырылатын элемент кілт ретінде әрекет етеді.
Белгілі болғандай, жалпы базасы бар тізбекке қосылған транзистордың коллекторлық тогы коллектордағы кернеудің кең ауқымдағы өзгеруіне байланысты емес. Транзистор VT1 ОБ бар тізбекке кіреді. Биполярлы транзистордың жұмыс істеу теориясынан оның тұрақты эмитенттік ток кезінде қабылданған шығыс сипаттамасы дерлік көлденең болатыны белгілі, яғни коллекторлық ток коллектордағы кернеуге тәуелді емес. Сондықтан оны эквивалентті ток генераторымен ауыстыруға болады. Эквивалентті ток генераторының теоремасы бойынша, ток көзінен тұрақты кернеуді қосу немесе азайту сол генератордың ток мәніне әсер етпейді. Осыған сәйкес инжекциялық қуаты бар транзисторлық схема 16c суретте көрсетілген қарапайым эквивалентті схема болып көрінеді.
Егер U in=У 1 , содан кейін ток I 0 ток генераторынан VT2 негізіне ағып, оны ашады. Бола тұра U in=У 0 . Егер U in=У 0, содан кейін ағымдағы I 0 жерге тұйықталған, транзистор VT2 жабық және U шықты=У 1 .
17-сурет Біріктірілген инъекция логикасы (I²L): НЕМЕСЕ-ЕМЕС элементінің схемасы a) және логикалық функцияның орындалуы ЖӘНЕ b).
Көп коллекторлы транзисторды пайдалану VT2 жалпы коллекторлық тогын бірнеше бірдей бөліктерге бөлуге мүмкіндік береді, бір ұқсас элементтің кірісін басқару үшін жеткілікті. Осының арқасында 17, а-суретте көрсетілген НЕМЕСЕ-ЕМЕС логикалық элементінің ең қарапайым схемасын қолдану мүмкін болады. Бұл схема NSTL элементінің тізбегіне ұқсас (15, а суретті қараңыз). NOR-NOT NSTL элементінің тізбегінен айырмашылығы, NOR-NOT AND²L элементі біріктірілген коллектор тізбегінде резисторды қажет етпейді, өйткені коллектор тізбегі келесі кезеңнің ток генераторынан қуат алады.
17b-суретте екі кіріске де (X1 және X2) логикалық сигнал берілгенде ЖӘНЕ логикалық функциясын жүзеге асыратын схема көрсетілген. Инверторлардың біріктірілген коллекторларында (VT3 және VT4) «0» журнал деңгейі болады. «1». Журнал сигналы кірістердің біріне немесе екі кіріске бір уақытта қолданылғанда. «1», схеманың шығысында бізде журнал сигналы бар. «0», ол логикалық ЖӘНЕ операциясының орындалуына сәйкес келеді.
I²L элементтері субстратта шағын аумақты алып жатыр және аз қуат тұтынуы мен ауысу қуатына ие. Олар келесі параметрлермен сипатталады: U PIT=1 В; t орнату.=10...100 нс; K рет=3,5; К рев=1.
3.6 MOS транзисторлары негізіндегі логикалық элементтер
MOS транзисторлық логикалық элементтері транзисторлардың екі түрін пайдаланады: басқару және жүктеме. Контроллерлердің қысқа, бірақ жеткілікті кең арнасы бар, сондықтан жоғары өткізгіштік мәні бар және олар төмен кернеумен басқарылады. Жүктемелер, керісінше, ұзағырақ, бірақ тар арнаға ие, сондықтан олардың шығу кедергісі жоғары және үлкен белсенді қарсылық ретінде әрекет етеді.
3.6.1 Динамикалық жүктемесі бар пернелердегі логикалық элементтер
Динамикалық жүктемелері бар ажыратқыштардағы логикалық элементтер бір жүктемеден және бірнеше басқару транзисторларынан тұрады. Егер басқару транзисторлары параллель қосылса, онда NSTL-дегідей (15, а-суретті қараңыз) элемент логикалық НЕМЕСЕ-ЕМЕС операциясын орындайды, ал тізбектей қосылғанда ЖӘНЕ-ЕМЕС операциясын орындайды (18-сурет, а). , б).
18-сурет MOS TL элементтерінің диаграммалары: а) – НЕМЕСЕ-ЕМЕС, б) – ЖӘНЕ-ЕМЕС.
X1 және X2 кірістерінде кернеу болса U ВХ =U 0 <U ZI.porбасқару транзисторлары VT1 және VT2 жабық. Бұл жағдайда шығыс кернеуі журнал деңгейіне сәйкес келеді. «1». Элементтің бір немесе екі кірісіне кернеу берілгенде U ВХ =U 1 >U ZI.por, содан кейін шығыста бізде журнал бар. «0», ол логикалық НЕМЕСЕ-ЕМЕС операциясының орындалуына сәйкес келеді.
ЖӘНЕ-ЕМЕС элемент тізбегінде басқару транзисторлары тізбектей қосылған, сондықтан деңгей журнал болып табылады. Схема шығысындағы «0» тек екі кірісте де жалғыз сигналдар болғанда ғана пайда болады.
MOS TL элементтері жоғары шуға төзімділікке, үлкен логикалық айырмашылыққа, төмен қуат тұтынуға және салыстырмалы түрде төмен өнімділікке ие. Төмен шекті MOS транзисторларына негізделген элементтер үшін бұл әдетте U PIT=5...9 В, ал жоғары шекті мәнде U PIT=12,6…27 V. MOS TL негізгі параметрлері: P тер=0,4...5 мВт, t ZD.av=20...200 нс; У 0 ≤1 В; У 1 ≈7 В.
3.6.2 Қосымша пернелердегі логикалық элементтер
Қосымша қосқыш кірістері параллель және шығыстары тізбектей жалғанған өткізгіштігі әртүрлі каналдары бар екі MOS транзисторынан тұрады (19а-сурет). Қақпа кернеуі шекті мәннен жоғары болған кезде, белгілі бір типтегі арнасы бар транзистор үшін сәйкес транзистор ашық, екіншісі жабық болады. Кернеу қарама-қарсы полярлық болған кезде ашық және жабық транзисторлар орындарын ауыстырады.
Қосымша қосқыштардағы (CMOS) LE бірқатар даусыз артықшылықтарға ие.
Олар қуат көзінің кернеуі кең ауқымда (3-тен 15 В-қа дейін) өзгерген кезде сәтті жұмыс істейді, бұл резисторларды қамтитын LE үшін қолжетімсіз.
Жүктемеге төзімділігі жоғары статикалық режимде CMOS LE дерлік қуат тұтынбайды.
Олар сондай-ақ сипатталады: шығыс сигнал деңгейлерінің тұрақтылығы және оның қуат көзінің кернеуінен аз айырмашылығы; жоғары кіріс және төмен шығыс кедергісі; басқа технологиялардың микросұлбаларымен үйлестірудің қарапайымдылығы.
19-сурет CMOS TL логикалық элементтерінің схемалары: а) инвертор, б) NOR, в) NAND.
2НЕМЕСЕ-ЕМЕС функциясын орындайтын CMOS LE схемасы 19b суретте көрсетілген. VT1 және VT3 транзисторлары p-типті арнаға ие және нөлге жақын қақпа кернеулерінде ашық. VT2 және VT4 транзисторларының n-типті арнасы бар және шекті мәннен асатын қақпа кернеулерінде ашық. Екеуіде немесе кірістердің біреуінде журнал деңгейі болса. «1», онда тізбектің шығысы журнал сигналы болады. «0», ол логикалық НЕМЕСЕ-ЕМЕС операциясының орындалуына сәйкес келеді.
Егер деңгейлі және параллель қосылған транзисторлардың топтары ауыстырылса, онда ЖӘНЕ-ЕМЕС функциясын орындайтын элемент жүзеге асырылады (19,в-сурет). Ол алдыңғыға ұқсас жұмыс істейді. VT1 және VT3 транзисторларының p-типті арнасы бар және қақпа кернеуі нөлге жақын болған кезде ашық болады. VT2 және VT4 транзисторларының n-типті арнасы бар және шекті мәннен асатын қақпа кернеулерінде ашық. Егер осы транзисторлардың екеуі де ашық болса, шығыста «лог» сигналы орнатылады. 0".
Осылайша, транзисторлардың электр өткізгіштігінің p-типті арналарымен параллель қосылуы және транзисторлардың n-типті арналарымен деңгейлі қосылуы ЖӘНЕ-ЕМЕС функциясын жүзеге асыруға мүмкіндік берді.
LE CMOS жүйесінде үш тұрақты күйі бар элементтер өте оңай орындалады. Ол үшін кері сигналдармен басқарылатын екі қосымша транзистор VT1, VT4 (20а-сурет) инвертор транзисторларымен тізбектей қосылған.
20-сурет Үш шығыс күйі бар инвертор a); TTL LE CMOS LE-мен үйлестіру b).
TTL LE мен CMOS LE сәйкестендіру бірнеше жолмен орындалуы мүмкін:
1) TTL LE сигналдары CMOS LE транзисторларын ауыстыратын төмен кернеумен (+5 В) CMOS LE қуатын беріңіз;
2) LE TTL-ді ашық коллектормен пайдаланыңыз, оның шығыс тізбегі қосымша кернеу көзіне қосылған резисторды қамтиды (20б-сурет).
Сақтау және орнату кезінде статикалық электр тогынан сақ болыңыз. Сондықтан сақтау кезінде микросұлбалардың терминалдары бір-бірімен электрлік байланыста болады. Олар электрмен жабдықтауды өшіру арқылы орнатылады және білезіктерді пайдалану міндетті болып табылады, олардың көмегімен электриктердің корпусы жерге қосылады.
CMOS сериялы LE төмен және орташа жылдамдықты, арзан цифрлық құрылғыларды жасауда кеңінен қолданылады. CMOS типті LE кейбір серияларының параметрлері 8-кестеде келтірілген.
8-кесте LE типті CMOS сериясының кейбір параметрлері
| Опциялар | сериясы | |
|---|---|---|
| 176, 561, 564 | 1554 | |
| Қоректендіру кернеуі U PIT, IN | 3…15 | 2…6 |
| Шығу кернеулері, V: | ||
| төмен деңгей У 0 ШЫҒУ | <0,05 | <0,1 |
| жоғары деңгей У 1 ШЫҒУ | U PIT–0,05 | U PIT–0,01 |
| Орташа сигналдың кешігу уақыты, нс: | ||
| Үшін U PIT=5В | 60 | 3,5 |
| Үшін U PIT=10 В | 20 | - |
| Рұқсат етілген кедергі кернеуі, В | 0,3 U PIT | - |
| Статикалық режимде тұтынылатын қуат, мВт/кап | 0,1 | 0,1…0,5 |
| Кіріс кернеуі, В | 0,5…(U PIT+0,5 В) | 0,5…(U PIT+0,5 В) |
| Шығу токтары, мА | 1…2,6 | >2,4 |
| Ауыстыру жиілігіндегі қуат шығыны f=1 МГц, U PIT=10 В, C n=50 пф, мВт/жағдай | 20 | - |
| Сағат жиілігі, МГц | - | 150 |