Svi digitalni mikro krugovi izgrađeni su na temelju najjednostavnijih logičkih elemenata:
Pogledajmo pobliže dizajn i rad digitalnih logičkih elemenata.
Inverter
Najjednostavniji logički element je pretvarač, koji jednostavno mijenja ulazni signal na točno suprotnu vrijednost. Zapisuje se u sljedećem obliku:
gdje je traka iznad ulazne vrijednosti i označava promjenu u njezinu suprotnost. Ista radnja može se napisati koristeći dano u tablici 1. Budući da pretvarač ima samo jedan ulaz, njegova se tablica istine sastoji od samo dva retka.
Tablica 1. Tablica istinitosti logičkog elementa pretvarača
| U | Van |
|---|---|
| 0 | 1 |
| 1 | 0 |
Kao logički pretvarač možete koristiti jednostavno pojačalo s tranzistorom spojenim preko (ili izvor za tranzistor s efektom polja). Shematski dijagram logičkog elementa pretvarača, izrađenog na bipolarnom n-p-n tranzistoru, prikazan je na slici 1.
Slika 1. Strujni krug najjednostavnijeg logičkog pretvarača
Čipovi logičkog pretvarača mogu imati različita vremena propagacije signala i mogu raditi na različitim vrstama opterećenja. Mogu se izraditi na jednom ili više tranzistora. Najčešći logički elementi izrađeni su pomoću TTL, ESL i CMOS tehnologija. Ali bez obzira na sklop logičkog elementa i njegove parametre, svi oni obavljaju istu funkciju.
Kako bi se osiguralo da značajke uključivanja tranzistora ne zamagljuju funkciju koja se obavlja, uvedeni su posebni simboli za logičke elemente - konvencionalni grafički simboli. pretvarač je prikazan na slici 2.
Slika 2. Grafička oznaka logičkog pretvarača
Inverteri su prisutni u gotovo svim serijama digitalnih mikro krugova. U domaćim mikro krugovima pretvarači su označeni slovima LN. Na primjer, čip 1533LN1 sadrži 6 pretvarača. Strani mikrosklopovi koriste digitalnu oznaku za označavanje vrste mikrosklopa. Primjer čipa koji sadrži pretvarače je 74ALS04. Naziv mikrosklopa odražava da je kompatibilan s TTL mikrosklopovima (74), proizveden korištenjem poboljšane Schottky tehnologije male snage (ALS) i sadrži invertere (04).
Trenutno se češće koriste mikrosklopovi za površinsku montažu (SMD mikrosklopovi), koji sadrže jedan logički element, posebno pretvarač. Primjer je čip SN74LVC1G04. Mikro krug proizvodi Texas Instruments (SN), kompatibilan je s TTL mikro krugovima (74), proizvodi se korištenjem niskonaponske CMOS tehnologije (LVC), sadrži samo jedan logički element (1G), koji je pretvarač (04).
Za proučavanje invertirajućeg logičkog elementa možete koristiti široko dostupne radio-elektroničke elemente. Tako se kao generator ulaznog signala mogu koristiti obični prekidači ili preklopni prekidači. Da biste proučili tablicu istine, možete čak koristiti običnu žicu, koju ćemo naizmjenično spojiti na izvor napajanja i zajedničku žicu. Kao logička sonda može se koristiti niskonaponska žarulja ili LED spojena u seriju s onom koja ograničava struju. Shematski dijagram studije logičkog elementa pretvarača, implementiranog pomoću ovih jednostavnih radio-elektroničkih elemenata, prikazan je na slici 3.
Slika 3. Dijagram proučavanja logičkog pretvarača
Dijagram za proučavanje digitalnog logičkog elementa, prikazan na slici 3, omogućuje vam vizualno dobivanje podataka za tablicu istine. Slična studija provodi se u Potpunije karakteristike digitalnog logičkog elementa pretvarača, kao što je vrijeme kašnjenja ulaznog signala, brzina porasta i pada rubova izlaznog signala, mogu se dobiti pomoću generatora impulsa i osciloskop (po mogućnosti dvokanalni osciloskop).
Logička vrata "I"
Sljedeći najjednostavniji logički element je sklop koji implementira operaciju logičkog množenja "I":
F(x 1 ,x 2) = x 1 ^x 2gdje simbol ^ i označava funkciju logičkog množenja. Ponekad je ista funkcija napisana u drugom obliku:
F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 & x 2 .Ista radnja može se napisati pomoću tablice istinitosti dane u tablici 2. Gornja formula koristi dva argumenta. Stoga logički element koji obavlja ovu funkciju ima dva ulaza. Označen je kao "2I". Za logički element "2I" tablica istinitosti će se sastojati od četiri reda (2 2 = 4).
Tablica 2. Tablica istinitosti logičkog elementa "2I"
| U1 | U2 | Van |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Kao što se može vidjeti iz gornje tablice istine, aktivan signal na izlazu ovog logičkog elementa pojavljuje se samo kada postoji na oba ulaza X i Y. To jest, ovaj logički element stvarno implementira operaciju "I".
Najlakši način da shvatite kako radi 2I logički element je sa sklopom izgrađenim na idealiziranim elektronički kontroliranim prekidačima, kao što je prikazano na slici 2. U prikazanom dijagramu strujnog kruga, struja će teći samo kada su oba prekidača zatvorena, i prema tome, razina jedinstva na izlazu će se pojaviti samo s dvije jedinice na ulazu.
Slika 4. Shematski dijagram logičkog elementa "2I"
Uvjetni grafički prikaz sklopa koji izvodi logičku funkciju “2I” na shemama sklopa prikazan je na slici 3, a od sada će sklopovi koji izvode funkciju “I” biti prikazani upravo u ovom obliku. Ova slika ne ovisi o specifičnoj shemi sklopa uređaja koji implementira funkciju logičkog množenja.
Slika 5. Simbolički grafički prikaz logičkog elementa "2I"
Funkcija logičkog množenja triju varijabli opisana je na isti način:
F(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3Njegova tablica istine već će sadržavati osam redaka (2 3 = 4). Tablica istinitosti sklopa za logičko množenje s tri ulaza "3I" data je u tablici 3, a uvjetni grafički prikaz je na slici 4. U krugu logičkog elementa "3I", izgrađenom prema principu prikazanog sklopa na slici 2, morat ćete dodati treći ključ.
Tablica 3. Tablica istinitosti sklopa koji izvodi logičku funkciju "3I"
| U1 | U2 | U 3 | Van |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Slična tablica istinitosti može se dobiti pomoću 3I kruga za proučavanje logičkog elementa sličnog krugu za proučavanje logičkog pretvarača prikazanom na slici 3.
Slika 6. Simbolička grafička oznaka sklopa koji obavlja logičku funkciju "3I"
Logički element "ILI"
Sljedeći najjednostavniji logički element je sklop koji implementira logičku operaciju zbrajanja "ILI":
F(x 1 ,x 2) = x 1 Vx 2gdje simbol V označava funkciju logičkog zbrajanja. Ponekad je ista funkcija napisana u drugom obliku:
F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .Ista radnja može se napisati pomoću tablice istinitosti dane u tablici 4. Gornja formula koristi dva argumenta. Stoga logički element koji obavlja ovu funkciju ima dva ulaza. Takav element je označen kao "2OR". Za element "2OR", tablica istine će se sastojati od četiri retka (2 2 = 4).
Tablica 4. Tablica istinitosti logičkog elementa "2OR"
| U1 | U2 | Van |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Kao u slučaju razmatranom za , koristit ćemo ključeve za implementaciju sheme "2OR". Ovaj put ćemo spojiti ključeve paralelno. Sklop koji implementira tablicu istine 4 prikazan je na slici 5. Kao što se može vidjeti iz gornjeg sklopa, razina logičke jedinice pojavit će se na njegovom izlazu čim se zatvori bilo koji od ključeva, odnosno, sklop implementira tablicu istine prikazano u tablici 4.
Slika 7. Shematski dijagram logičkog elementa 2OR
Budući da se funkcija logičkog zbrajanja može implementirati različitim dijagramima strujnih krugova, poseban simbol "1" koristi se za označavanje ove funkcije na dijagramima strujnih krugova, kao što je prikazano na slici 6.
Slika 6. Simbolički grafički prikaz logičkog elementa koji izvodi funkciju “2ILI”.
Datum posljednjeg ažuriranja datoteke: 29.03.2018
Književnost:
Uz članak "logički elementi" glasi:
Svaki logički sklop bez memorije u potpunosti je opisan tablicom istine... Da bi se implementirala tablica istine, dovoljno je uzeti u obzir samo one retke...
http://site/digital/SintSxem.php
Dekoderi (dekoderi) omogućuju pretvaranje nekih vrsta binarnih kodova u druge. Na primjer...
http://site/digital/DC.php
Često se programeri digitalne opreme suočavaju sa suprotnim problemom. Morate pretvoriti oktalni ili decimalni linearni kod u...
http://site/digital/Coder.php
Multiplekseri su uređaji koji omogućuju spajanje više ulaza na jedan izlaz...
http://site/digital/MS.php
Demultiplekseri su uređaji... Značajna razlika od multipleksera je...
http://site/digital/DMS.php
Logički sklop je shematski prikaz uređaja koji se sastoji od sklopki i vodiča koji ih povezuju, kao i ulaza i izlaza na koje se dovodi i odvodi električni signal.
Svaki prekidač ima samo dva stanja: zatvoreno i otvoreno. Povezujemo sklopku X s logičkom varijablom x, koja ima vrijednost 1 ako i samo ako je sklopka X zatvorena i krug provodi struju; ako je sklopka otvorena, x je nula.
Kaže se da su dva kruga ekvivalentna ako struja prolazi kroz jedan od njih ako i samo ako prolazi kroz drugi (uz isti ulazni signal).
Od dva ekvivalentna sklopa, jednostavniji je onaj sklop čija funkcija vodljivosti sadrži manji broj logičkih operacija ili sklopki.
Pri razmatranju sklopnih sklopova postavljaju se dva glavna zadatka: sinteza i analiza sklopa.
SINTEZA SHEME prema zadanim uvjetima njenog rada svodi se na sljedeća tri stupnja:
1. sastavljanje funkcije vodljivosti pomoću tablice istine koja odražava te uvjete;
2. pojednostavljenje ove funkcije;
3. konstruiranje odgovarajućeg dijagrama.
ANALIZA SHEME se svodi na:
1. određivanje vrijednosti njegove funkcije vodljivosti za sve moguće skupove varijabli uključenih u ovu funkciju.
2. dobivanje pojednostavljene formule.
Konstrukcija logičkih sklopova
U pravilu se konstrukcija i proračun bilo kojeg kruga provodi počevši od njegovog izlaza. Recimo da nam je dan Booleov izraz:
F = BA + B A + C B.
Prva faza: izvodi se logično zbrajanje, logična operacija ILI, uzimajući u obzir funkcije B A, B A i C B kao ulazne varijable:
Druga faza: elementi logičkog I povezani su s ulazima elementa ILI čije su ulazne varijable već A, B, C i njihove inverzije:
Treća faza: za dobivanje inverzija A i B, pretvarači se postavljaju na odgovarajuće ulaze:
B 1 B&
Ova se konstrukcija temelji na sljedećoj značajci: budući da vrijednosti logičkih funkcija mogu biti samo nule i jedinice, sve logičke funkcije mogu se predstaviti kao argumenti drugim složenijim funkcijama. Dakle, konstrukcija logičkog sklopa provodi se od izlaza do ulaza.
2.1 Osnovne definicije
Elektronički sklopovi izgrađeni samo na logici nazivaju se kombinacijski. Izlaz ili izlazi ovise samo o kombinaciji varijabli na ulazima.
Za razliku od istih sklopova koji sadrže memorijske elemente (na primjer, flip-flops), koji se nazivaju sekvencijalni. Sekvencijalni, budući da izlaz(i) ne ovisi samo o kombinaciji varijabli, već i o stanju memorijskih elemenata (redoslijed pisanja u njih).
Postoje tri glavne vrste logičkih elemenata: 1 Izvođenje operacije zbrajanja (zbrajalo). Disjunkcija.
F = x1 + x2 |
||||||||
F = x1 + x 2 + ... + x n |
||||||||
2 Izvedite operaciju množenja. Konjunkcija.
F = x1 x 2 ... x n
F = x1 x2 |
|||||||
3 Izvedite negaciju.
F=x
Logički elementi koji provode ove operacije nazivaju se najjednostavnijim, a oni koji sadrže više najjednostavnijih nazivaju se kombiniranim.
Većina logičkih elemenata zbrajanja i množenja izvodi se s negacijom. Njihove tipične karakteristike u statičkom načinu rada prikazane su na slici 2.1.
U pom+ U pom−
Slika 2.1 – Statičke karakteristike logičkih elemenata s negacijom
U pom + – smetnja koja izvodi logički element iz stabilnog stanja
M do početka aktivnog područja u točki A (vidi sliku 2.1).
U pom - je interferencija koja uklanja N iz stabilnog stanja u podnožju aktivnog područja točke B.
U je aktivno područje, radna točka u ovom području se naglo pomiče,
I Većina logičkih elemenata ima vremensko ograničenje za radnu točku u ovom području. Unutra, između točaka A i B, samo radioamateri mogu postaviti radnu točku.
Ovisno o digitalnim vrijednostima U pom +, U pom −, razlikuju se tri vrste logičkih sklopova:
- niska otpornost na buku (0,3÷0,4 frakcije volta);
- prosječna otpornost na buku (0,4÷1 V);
- visoka otpornost na buku (iznad 1 V).
DO sklopovi s visokom otpornošću na buku uključuju diodne logičke sklopove (do nekoliko kV); strojna logika (10÷15 V); komplementarna logika CMOS (6÷8 V).
Na temelju izvedbe postoje četiri vrste:
- Vrijeme kašnjenja manje od 5 ns – ultrabrzo;
- 5÷10 ns – logika velike brzine;
- 10÷50 ns – mala brzina;
- više od 50 ns – sporodjelujući logički sklopovi.
Važan parametar je potrošnja energije.
1 Logički sklopovi mikronapona kreću se od jednog do desetaka mikrovata po paketu. Obično ovo CMOS logika (vidi CMOS sklopke) ili logika s ubrizgavanjem snage.
2 Logika s prosječnom potrošnjom energije od jednog do nekoliko desetaka mW po paketu. Obično ovo TTL logika.
3 Logika s velikom potrošnjom energije (stotine mW po paketu).
Ranije je postojala tendencija: što je veća potrošnja, to je veća brzina, jer se elementi tranzistora raznih vrsta najbrže prebacuju u aktivnom području (u ovom području najveća potrošnja).
Istaknuti
– diodni logički sklopovi (najjednostavniji);
– tranzistor-tranzistor(TTL logika);
– emiterski spojen logika (ESL) je vrsta TTL-a, razlika je u spojevima emitera, modu i negativnom napajanju, stoga se logika naziva i negativnom za razliku od pozitivne logike TTL (+2...5V). Za njihovo međusobno povezivanje i koordinaciju koriste se PU sklopovi za usklađivanje (pretvarači razine K500, PU124, PU125, K176 PU1, PU10).
– logika s ubrizgavanjem snage I 2 L – vrsta TTL logike (I2 – integrirana s injekcionom snagom).
– CMOS logika je vrsta TTL-a, ali na UT-ovima različitih vrsta vodljivosti.
– OPTL - (optokaplerski spojevi, tranzistorska logika) osigurava galvansku izolaciju.
– PTS logika koja koristi Schottkyjeve tranzistore s efektom polja.
– logičke matrice.
Prema rezervi temperature razlikuju se
– mikrosklopovi široke primjene s temperaturnim rasponom-10°S…+70°S
– mikrosklopovi za posebne primjene-60°S… +125°S
Također se razlikuje po broju ulaza i nosivosti
– s malim brojem ulaza m do deset
– s velikim brojem ulaza - preko deset
– s malom nosivošću n jednakom jedan.
Kapacitet opterećenja odnosi se na broj sličnih logičkih sklopova koji se mogu spojiti na izlaz potpuno istog logičkog sklopa. Pasivni logički sklopovi imaju malu nosivost.
– s prosječnom nosivošću od n do deset
– s velikom nosivošću n>10
2.2 Diodni logički sklopovi
Ovo su najjednostavniji sklopovi i imaju najveću otpornost na buku. Broj ulaza u prosjeku doseže deset. Opterećenje je obično jedan element. To znači da je opterećenje potpuno isto LE. Mala nosivost jer su ovi sklopovi pasivni, nema pojačala snage. Frekvencijski raspon je nizak (do 1 MHz), budući da su kombinirani paralelni diodni ulazi ekvivalentni kombiniranju paralelnih kondenzatora koji se pune i prazne. To oduzima vrijeme i smanjuje učinak.
Slika 2.2 prikazuje diodni logički adicijski krug.
Slika 2.2 – Diodni logički adicijski krug
Postoje dva moguća stanja:
1 Ulazi su spojeni na masu preko otvorenih izlaza istih logičkih sklopova. Ovaj se uvjet ponekad smatra ekvivalentnim spajanju svih ulaza na uzemljenje kroz vodiče.
2 Za otvaranje dioda potrebno je primijeniti napon čija je razina nekoliko puta veća od mrtve zone dioda.
5 V je minimalni standardni napon, ali može biti 500 V i 5 kV ako su diode visokog napona. U tom slučaju nosivost može biti veća od jedinice, ali potrošnja krugova postaje velika.
Shema radi na sljedeći način. Pretpostavljamo da se visoka naponska razina, nazvana jedan, dovodi na ulaz X1. Ova razina mora doći iz izlaza potpuno istog logičkog sklopa ili na neki drugi način koji simulira iste uvjete. Ali budući da se jedan dovodi samo na ulaz X1, tada preostali ulazi X2...Xn moraju imati nule. Oni također moraju biti organizirani po izlazima istih logičkih sklopova. U najjednostavnijem slučaju to mogu biti vodiči (skakači) koji povezuju ulaze X2...Xn s masom. Posljedično, dioda VD1 će biti otvorena, visoka razina X1 prolazi kroz VD1 do izlaza, na kojem se također dodjeljuje ta visoka razina, od koje se oduzima pad napona na diodi. Oni. izlaz će imati manju visoku razinu, međutim, naziva se jedan. Diode VD2...VDn će u ovom trenutku biti zatvorene, budući da ulazi X2...Xn imaju niske razine, njihovi barijerni kapaciteti su spojeni paralelno i akumuliraju naboj.
Ako sada primijenite visoku razinu na ulaz X2, tada će se VD2 otvoriti, ali stanje izlaza F jedva da će se promijeniti, tj. ostaje visoka razina – jedna. Ista stvar će se dogoditi ako se jedan primijeni na sve ulaze istovremeno. Dakle, logična operacija zbrajanja je zadovoljena.
Načelo dualnosti ovdje je da ako se niske razine na ulazima i na izlazu nazivaju jedinicama, tada će ovaj logički sklop zbrajanja izvesti operaciju logičkog množenja (vidi sliku 2.2).
LOGIČKI ELEMENTI
Opće informacije.
Gore je navedeno da logičke funkcije i njihovi argumenti imaju vrijednost log.0 i log.1. Treba imati na umu da u uređajima log.0 i log.1 odgovaraju naponu određene razine (ili oblika). Najčešće korištene dvije metode fizičkog predstavljanja log.0 i log.1: potencijal i impuls.
U obliku potencijala (sl. 2.1, a i 2.1, b), napon dvije razine koristi se za predstavljanje log.0 i log.1: visoka razina odgovara log.1 ( zapisnik razine.1), a niska razina odgovara log.0 ( nivo log.0). Ovakav način prikazivanja vrijednosti logičkih veličina naziva se pozitivna logika. Relativno se rijetko koristi takozvana negativna logika, u kojoj je log.1 postavljen na nisku razinu napona, a log.0 na visoku razinu. U nastavku, ako nije drugačije navedeno, koristit ćemo se samo pozitivnom logikom.
S oblikom pulsa, log.1 odgovara prisutnosti pulsa, a logika 0 odgovara odsutnosti pulsa (slika 2.1, c).
Imajte na umu da ako se u potencijalnom obliku informacije koje odgovaraju signalu (log.1 ili log.0) mogu odrediti gotovo u bilo kojem trenutku, tada se u pulsnom obliku uspostavlja podudarnost između razine napona i vrijednosti logičke vrijednosti u određenim diskretnim trenucima vremena (tzv. trenucima sata), naznačenim na sl. 2.1, u cijelim brojevima t = 0, 1, 2,...
Opće oznake logičkih elemenata.
Logička vrata temeljena na I, ILI, NE na diskretnim komponentama.
diodni element ILI (sklop)
ILI vrata temeljena na diodama imaju dva ili više ulaza i jedan izlaz. Element može raditi i s potencijalnim i s impulsnim prikazom logičkih veličina.
Na sl. Na slici 2.2a prikazana je shema diodnog elementa za rad s potencijalima i impulsima pozitivnog polariteta. Kod korištenja negativne logike i negativnih potencijala, odnosno impulsa negativnog polariteta, potrebno je promijeniti polaritet dioda, kao što je prikazano na slici 2.2,b.
Razmotrimo rad kruga na sl. 2.2,a. Ako impuls (ili visoki potencijal) djeluje na samo jedan ulaz, tada se dioda spojena na ovaj ulaz otvara i impuls (ili visoki potencijal) se prenosi kroz otvorenu diodu na otpornik R. U ovom slučaju, napon polariteta na koje diode u krugovima formiraju na otporniku R, preostali ulazi podložni su blokirnom naponu.
riža. 2.2.
Ako se signali koji odgovaraju logičkoj 1 istovremeno primaju na nekoliko ulaza, tada ako su razine tih signala strogo jednake, otvorit će se sve diode spojene na te ulaze.
Ako je otpor otvorene diode mali u usporedbi s otporom otpornika R, razina izlaznog napona bit će blizu razine ulaznog signala, bez obzira na koliko je ulaza signal logičke 1 istovremeno aktivan.
Imajte na umu da ako se razine ulaznih signala razlikuju, otvara se samo dioda ulaza čija je razina signala najviša. Na otporniku R stvara se napon koji je blizu najvišeg napona koji djeluje na ulazima. Sve ostale diode se zatvaraju, odspajajući izvore s niskom razinom signala od izlaza.
Dakle, signal koji odgovara logici 1 generira se na izlazu elementa ako je logika 1 aktivna na barem jednom od ulaza. Stoga element implementira operaciju disjunkcije (operacija ILI).
Razmotrimo faktore koji utječu na oblik izlaznog impulsa. Neka element ima n ulaza i na jedan od njih dolazi pravokutni naponski impuls iz izvora s izlaznim otporom Rout. Dioda spojena na ovaj ulaz je otvorena i predstavlja mali otpor. Odvojene diode su zatvorene, kapaciteti C njihovih p-n spojeva kroz izlazne otpore izvora spojenih na ulaze ispadaju povezani paralelno s izlazom elementa. Zajedno s opterećenjem i instalacijskim kapacitetom C n formira se neki ekvivalentni kapacitet C eq = C d + (n-1) C d, spojen paralelno R (Sl. 2.3, a).
U trenutku kada se na ulaz primijeni impuls, zbog kapacitivnosti Cec, izlazni napon se ne može naglo povećati; raste eksponencijalno s vremenskom konstantom
(od R van< R), стремясь к значению U вх R/(R + R вых).
riža. 2.3.
U trenutku kada ulazni impuls završi, napon na napunjenom kondenzatoru C eq ne može naglo pasti; smanjuje se eksponencijalno s vremenskom konstantom (u ovom trenutku sve diode su zatvorene); jer granično trajanje izlaznog impulsa je dulje od trajanja njegovog fronta (slika 2.3, b). Primjena sljedećeg impulsa na ulaz elementa dopuštena je tek nakon što se preostali napon na izlazu od djelovanja prethodnog impulsa smanji na određenu malu vrijednost. Stoga spori pad izlaznog napona zahtijeva povećanje taktnog intervala i stoga uzrokuje smanjenje performansi.
diodni element AND (prilagodni krug)
I vrata imaju jedan izlaz i dva ili više ulaza. AND diodni element može raditi s informacijama predstavljenim u obliku potencijala i impulsa.
Slika 2.4a prikazuje krug koji se koristi za pozitivne ulazne napone. Pri korištenju negativne logike i negativnih ulaznih napona, odnosno impulsa negativnog polariteta, potrebno je promijeniti polaritet napona napajanja i polaritet dioda (sl. 2.4b).
riža. 2.4.
Neka jedan od ulaza kruga na slici 2.4a ima nisku razinu napona koja odgovara razini log.0. Struja će se zatvoriti u krugu od izvora E kroz otpornik R, otvorenu diodu i izvor niskog ulaznog napona. Budući da je otpor otvorene diode nizak, nizak potencijal s ulaza prenosit će se kroz otvorenu diodu na izlaz. Diode spojene na preostale ulaze, koji su izloženi visokoj razini napona, ispadaju zatvorene. Napon koji djeluje na diodu može se odrediti zbrajanjem napona prilikom premošćavanja vanjskog kruga diode od njezine anode do katode. Kod ove premosnice napon na diodi je jednak U d = U out - U in. Dakle, izlazni napon primijenjen na anode dioda je pozitivan za njih, nastojeći otvoriti diode; ulazni napon primijenjen na katodu je negativan i teži zatvaranju diode. A ako u van< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.
Dakle, ako barem jedan od ulaza ima napon niske razine (log.0), tada se na izlazu elementa generira napon niske razine (log.0).
Neka visoki napon djeluje na svim ulazima (log.1). Mogu se malo razlikovati u značenju. U tom slučaju će dioda koja je spojena na ulaz s nižim naponom biti otvorena. Ovaj napon će se prenijeti kroz diodu na izlaz. Preostale diode bit će praktički zatvorene. Izlazni napon bit će postavljen na visoku razinu (log.1).
Posljedično, napon razine logičke 1 postavljen je na izlazu elementa ako i samo ako napon razine logičke 1 djeluje na svim ulazima. Dakle, osiguravamo da element izvodi logičku operaciju I.
Razmotrimo oblik izlaznog impulsa (slika 2.5).
Pretpostavit ćemo da je na izlaz spojen neki ekvivalentni kapacitivni element C eq u čiji kapacitet ulaze kapacitivnosti trošila, instalacijske i zatvorene diode. U trenutku kada se naponski impuls primjenjuje istovremeno na sve ulaze, napon na C eq (na izlazu elementa) ne može naglo porasti. Sve diode su u početku zatvorene zbog ulaznih napona koji su za diode negativni. Stoga će izvori ulaznog signala biti isključeni iz C ekv. Kondenzator C eq se puni iz izvora E kroz otpornik R. Napon na kondenzatoru (a time i na izlazu elementa) eksponencijalno raste s vremenskom konstantom (slika 2.5b). U trenutku kada uout prijeđe minimalni ulazni napon, odgovarajuća dioda će se otvoriti i rast uin će prestati. Struja iz izvora E, prethodno zatvorena kroz C eq, prebacuje se u krug otvorene diode.
riža. 2.5.
U trenutku završetka ulaznih impulsa sve se diode otvaraju s pozitivnim naponom uout za njih. Relativno brzo pražnjenje C eq događa se kroz otvorene diode i niske izlazne otpore izvora ulaznog signala. Izlazni napon eksponencijalno opada s malom vremenskom konstantom.
Usporedba oblika izlaznih impulsa diodnih elemenata ILI i I pokazuje da je u elementu ILI granica impulsa više proširena, au elementu AND njegova fronta je proširenija.
tranzistorski element NOT (inverter)
riža. 2.6.
Operaciju ne može provesti ključni element prikazan na sl. 2.6,a. Treba imati na umu da ovaj element izvršava NOT operaciju samo na potencijalnom obliku reprezentacije logičkih vrijednosti. Kada je razina ulaznog signala niska, što odgovara log.0, tranzistor je zatvoren, a na njegovom izlazu postavlja se napon visoke razine E (log1). I obrnuto, pri visokoj razini ulaznog napona (razina log.1), tranzistor je zasićen, a na njegovom izlazu postavljen je napon blizak nuli (razina log.0). Grafikoni ulaznih i izlaznih napona prikazani su na sl. 2.6, b.
Integralni logički elementi I-NE baze i njihovi parametri.
Integralni logički elementi koriste se u potencijalnom obliku predstavljanja logičkih veličina.
Dijagram integriranog elementa I-NE tipa DTL prikazan je na sl. 2.7. Element se može podijeliti na dva funkcionalna dijela povezana u seriju. Ulazne veličine se dovode do dijela koji je dioda I vrata.Drugi dio elementa, napravljen na tranzistoru, je inverter (izvodi NOT operaciju). Dakle, element sekvencijalno izvodi logičke operacije I i NE te stoga kao cjelina implementira logičku operaciju I-NE.
Ako na svim ulazima elementa djeluje napon visoke razine (log.1), tada se na izlazu prvog dijela kruga (u točki A) stvara napon visoke razine. Ovaj napon se prenosi kroz VD diode na ulaz tranzistora koji je u režimu zasićenja, na izlazu elementa napon je nizak (log.0).
riža. 2.7.
Ako barem jedan od ulaza ima napon niske razine (log.0), tada se u točki A formira napon niske razine (blizu nule), tranzistor je zatvoren i napon visoke razine (log.1 ) je na izlazu elementa. Rad diodnog elementa AND u integriranoj verziji razlikuje se od rada istog elementa koji je gore razmatran na diskretnim komponentama po tome što kada se logika 1 istodobno primijeni na sve ulaze, sve diode ispadaju zatvorene. Zbog toga je potrošnja struje iz izvora koji dovodi ulazni napon na log.1 smanjena na vrlo malu vrijednost.
Pogledajmo pobliže rad inverterskog dijela elementa. Prvo, zabilježimo neke značajke tranzistora integriranog kruga. Mikrokrugovi koriste silicijske tranzistore tipa n-p-n (u ovom slučaju napon napajanja kolektora ima pozitivan polaritet i tranzistor se otvara kada postoji pozitivan napon između baze i emitera). Na sl. Slika 2.8 prikazuje tipičnu ovisnost struje kolektora o naponu između baze i emitera u aktivnom načinu rada. Posebnost ove karakteristike je da se praktički tranzistor počinje otvarati pri relativno visokim vrijednostima baznog napona (obično prelazi 0,6 V). Ova značajka omogućuje vam da radite bez izvora pristranosti baze, jer čak i pri pozitivnim naponima u bazi od desetinki volta, tranzistor se ispostavlja praktički zatvoren. Konačno, još jedna značajka tranzistora mikro kruga je da je napon između kolektora i emitera u režimu zasićenja relativno visok (može biti 0,4 V ili više).
riža. 2.8.
Neka se signali na ulaze logičkog elementa dovode s izlaza sličnih elemenata. Uzmimo log.1 napon jednak 2,6 V, log.0 napon jednak 0,6 V, napon na otvorenim diodama i napon baza-emiter zasićenog tranzistora jednak 0,8 V.
Kada se napon od 2,6 V (razina log 1) primijeni na sve ulaze (vidi sl. 2.7), diode na ulazima se zatvaraju, struja iz izvora E 1 kroz otpornik R 1, diode VD prolaze u bazu tranzistora, postavljanje tranzistora na način zasićenja. Na izlazu elementa generira se napon niske razine od 0,6 V (logaritamska razina 0). Napon U A jednak je zbroju napona na diodama VD i napona U BE: 3 0,8 = 2,4 V. Dakle, ulazne diode su pod reverznim naponom od 0,2 V.
Ako se barem jedan od ulaza napaja naponom niske razine od 0,6 V (logaritamska razina 0), tada se struja iz izvora E 1 zatvara kroz otpornik R 1, otvorenu ulaznu diodu i izvor ulaznog signala. U tom slučaju je U A = 0,8 + 0,6 = 1,4 V. Pri tom naponu tranzistor se isključuje zbog prednapona koji daju VD diode (ove diode nazivaju se prednaponske diode). Struja iz izvora E 1, koja teče kroz otpornik R 1, diode VD i otpornik R 2, stvara pad napona na prednaponskim diodama blizu U A. Napon U BE je pozitivan, ali znatno manji od 0,6 V, a tranzistor je zatvoren.
I-NE element logike diode-tranzistora (DTL)
Osnovni krug elementa prikazanog na slici 2.9, kao i krug DTL elementa koji je gore razmotren, sastoji se od dva funkcionalna dijela spojena u seriju: kruga koji izvodi operaciju AND i inverterskog kruga. Posebnost konstrukcije AND kruga u TTL elementu je da koristi jedan tranzistor s više emitera MT, zamjenjujući grupu ulaznih dioda DTL kruga. Emiterski spojevi MT djeluju kao ulazne diode, a kolektorski spoj djeluje kao prednaponska dioda u krugu baze tranzistora invertirajućeg dijela kruga elementa.
Kada se razmatra načelo rada MT-a, može se zamisliti da se sastoji od pojedinačnih tranzistora s kombiniranim bazama i kolektorima, kao što je prikazano na slici 2.9, b.
riža. 2.9
Neka je napon razine logičke 1 (3,2 V) primijenjen na sve ulaze elementa. Moguća raspodjela potencijala u pojedinim točkama kruga prikazana je na sl. 2.10a. Ispostavilo se da su emiterski spojevi MT obrnuto prednapredni (emiterski potencijali su veći od baznog potencijala), kolektorski spoj MT, naprotiv, prednapredan (kolektorski potencijal manji je od baznog potencijala). Dakle, MT se može prikazati tranzistorima koji rade u aktivnom načinu rada s inverznom sklopkom (u takvoj sklopki emiter i kolektor mijenjaju uloge). Tranzistor s više emitera je dizajniran na takav način da je njegov dobitak u inverznoj vezi mnogo manji od jedinice. Stoga emiteri biraju malu struju iz izvora ulaznog signala (za razliku od DTL elemenata, gdje je ta struja kroz zatvorene ulazne diode praktički jednaka nuli). Struja baze MT teče kroz kolektorski spoj u bazu tranzistora VT, održavajući potonji u načinu zasićenja. Izlazni napon postavljen je na nisku razinu (log.0).
riža. 2.10.
Razmotrimo drugo stanje kruga. Neka barem jedan od ulaza ima razinu napona od log.0. Rezultirajuća raspodjela potencijala prikazana je na sl. 2.10b. Bazni potencijal MT veći je od potencijala emitera i kolektora. Posljedično, oba spoja, emiter i kolektor, imaju prednapon i MT je u načinu zasićenja. Cijela bazna struja MT je zatvorena kroz emiterske spojeve. Napon između emitera i kolektora je blizu nule, a niska razina napona koja djeluje na emiter prenosi se kroz MT na bazu tranzistora VT. Tranzistor VT je zatvoren, razina izlaznog napona je visoka (log razina 1). U ovom slučaju, gotovo cijela bazna struja MT-a je zatvorena kroz emiterski spoj MT-a usmjeren prema naprijed.
Osnovni parametri integriranih logičkih elemenata
Pogledajmo glavne parametre i načine za njihovo poboljšanje.
Faktor udruživanja ulaza određuje broj ulaza elemenata namijenjenih opskrbi logičkih varijabli. Element s velikim ulaznim koeficijentom kombiniranja ima šire logičke mogućnosti.
Pun kapacitet (ili output fanout faktor) određuje broj ulaza sličnih elemenata koji se mogu spojiti na izlaz danog elementa. Što je veći kapacitet opterećenja elemenata, manji broj elemenata može biti potreban pri izradi digitalnog uređaja.
Za povećanje nosivosti u DTL i TTL koristi se komplicirani sklop invertirajućeg dijela. Dijagram elementa s jednom od varijanti složenog pretvarača prikazan je na sl. 2.11.
riža. 2.11
Slika 2.11a ilustrira omogućeni način rada elementa. Ako svi ulazi imaju napon logičke razine 1, sva struja koja teče kroz otpornik R1 dovodi se do baze tranzistora VT2. Tranzistor VT2 se otvara i prelazi u način zasićenja. Struja emitera tranzistora VT2 teče u bazu tranzistora VT5, držeći ovaj tranzistor otvorenim. Tranzistori VT3 i VT4 su zatvoreni, jer se na spoju emitera svakog od njih primjenjuje napon od 0,3 V, što je nedovoljno za otvaranje tranzistora.
Na sl. 2.11b prikazuje način rada elementa koji se gasi. Ako barem jedan od ulaza ima razinu napona log.0, tada je struja otpornika R1 potpuno prebačena na ulazni krug. Tranzistori VT2 i VT5 se zatvaraju, izlazni napon je na razini log.1. Tranzistori VT3, VT4 rade u dva serijski spojena sljedbenika emitera, čiji se ulaz napaja strujom kroz otpornik R2, a struja emitera prolaznog VT4 napaja opterećenje.
Kada je element s jednostavnim pretvaračem isključen, struja se dovodi do opterećenja iz izvora napajanja preko kolektorskog otpornika Rk s visokim otporom (vidi sliku 2.11b). Ovaj otpornik ograničava maksimalnu vrijednost struje u opterećenju (kako struja opterećenja raste, pad napona na Rk se povećava, izlazni napon opada). U elementu sa složenim pretvaračem, struja emitera tranzistora VT4, koji radi u krugu sljedbenika emitera, dovodi se do opterećenja. Budući da je izlazni otpor sljedbenika emitera mali, izlazni napon manje ovisi o struji opterećenja i dopuštene su velike vrijednosti struje opterećenja.
Izvođenjelogički elementi jedan je od najvažnijih parametara logičkih elemenata, a procjenjuje se kašnjenjem u širenju signala od ulaza do izlaza elementa.
Slika 2.12 prikazuje oblik ulaznog i izlaznog signala logičkog elementa (invertera): t 1.0 3 - vrijeme kašnjenja za prebacivanje izlaza elementa iz stanja 1 u stanje 0; t 0,1 3 - kašnjenje prebacivanja iz stanja 0 u stanje 1. Kao što se može vidjeti na slici, vrijeme kašnjenja se mjeri na prosječnoj razini između razina log.0 i log.1. Prosječno kašnjenje širenja signala t z av = 0,5 (t 0,1 3 + t 1,0 3). Ovaj se parametar koristi za izračunavanje kašnjenja širenja signala u složenim logičkim sklopovima.
riža. 2.12
Razmotrimo faktore koji utječu na performanse logičkog elementa i metode za povećanje performansi.
Za povećanje brzine preklapanja tranzistora u elementu potrebno je koristiti tranzistore viših frekvencija i prebacivati tranzistore s velikim upravljačkim strujama u baznom krugu; značajno smanjenje vremena kašnjenja postiže se korištenjem zasićenog načina rada tranzistora (u ovom slučaju eliminira se vrijeme potrebno za resorpciju manjinskih nositelja u bazi kada su tranzistori isključeni).
riža. 2.13
Ovaj se proces može ubrzati sljedećim metodama:
· smanjenje R (a time i smanjenje vremenske konstante); međutim, istodobno se povećava struja i snaga potrošena iz izvora napajanja;
· korištenje malih padova napona u elementu;
· korištenje emiterskog pratećeg elementa na izlazu, čime se smanjuje utjecaj kapaciteta opterećenja.
U nastavku, kada se opisuju logički elementi emitersko spregnute logike, prikazana je upotreba ovih metoda za povećanje brzine elemenata.
riža. 2.13
Otpornost na buku je određena maksimalnom vrijednošću smetnje koja ne uzrokuje poremećaj u radu elementa.
Za kvantitativnu ocjenu otpornosti na buku koristit ćemo se tzv prijenosna karakteristika logički element (inverter). Slika 2.14 prikazuje tipičan oblik ove karakteristike.
riža. 2.14
Prijenosna karakteristika je ovisnost izlaznog napona o ulazu. Za njegovo dobivanje potrebno je spojiti sve ulaze logičkog elementa i promjenom izlaznog napona označiti pripadajuće vrijednosti izlaznog napona.
Kako ulazni napon raste od nule do razine praga log.0 U 0 p, izlazni napon se smanjuje od razine log.1 U 1 min. Daljnji porast inputa dovodi do oštrog smanjenja outputa. Pri velikim vrijednostima ulaznog napona koje prelaze razinu praga log.1 U 0 max. Dakle, tijekom normalnog rada elementa u statičkom (stalnom) načinu rada, ulazni naponi U 0 p su neprihvatljivi< u вх
Prihvatljivim šumom smatra se onaj koji, kada se superponira na ulazni napon, neće ga dovesti u područje neprihvatljivih vrijednosti U 0 p< u вх
Emitersko spregnuta logička vrata
Tipični krug integriranog elementa emitersko spregnute logike prikazan je na sl. 2.15.
riža. 2.15.
Tranzistori VT 0, VT 1, VT 2, VT 3 rade u krugu strujne sklopke, tranzistori VT 4, VT 5 - u izlaznim emiterskim sljedbenicima. Dijagram prikazuje potencijalne vrijednosti u različitim točkama kada se na ulaz primijeni razina napona log.1; Vrijednosti potencijala istih točaka su u zagradama za slučaj kada se na svim ulazima elementa primjenjuje razina napona log.0. Vrijednosti ovih potencijala odgovaraju sljedećim razinama:
· napon napajanja Ek = 5 V;
· logička razina 1 U 1 = 4,3 V;
· logička razina 1 U 0 = 3,5 V;
· napon između baze i emitera otvorenog tranzistora U be = 0,7 V.
Razmotrimo princip rada integriranog logičkog elementa ESL (vidi sl. 2.15).
Neka je na In 1 doveden napon U 1 = 4,3 V. Tranzistor VT 1 je otvoren; struja emitera ovog tranzistora stvara pad napona na otporniku R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; struja kolektora stvara napon U Rk1 = 0,8 V na otporniku Rk1; napon na kolektoru tranzistora U b = E k - U Rk1 = 5 - 0,8 = 4,2 V.
Napon između baze i emitera tranzistora VT 0 U biti VT0 = U - U a = 3,9 - 3,6 = 0,3 V; ovaj napon nije dovoljan za otvaranje tranzistora VT 0. Dakle, otvoreno stanje bilo kojeg od tranzistora VT 1, VT 2, VT 3 dovodi do zatvorenog stanja tranzistora VT 0. Struja kroz otpornik R k2 je vrlo mala (teče samo struja baze tranzistora VT 5), a napon na kolektoru VT 0.
Razmotrimo još jedno stanje logičkog elementa. Neka na svim ulazima djeluje napon od log.0 U 0 = 3,5 V. U tom slučaju ispada da je otvoren tranzistor VT 0 (od svih tranzistora čiji su emiteri spojeni, otvara se onaj koji ima veći napon na svojoj bazi. ); U a = U - U be = 3,9 - 0,7 = 3,2 V; napon između baze i emitera tranzistora VT 1, VT 2, VT 3 jednak je U be VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 V i ti su tranzistori zatvoreni; U b = 5 V; U in = 4,2 V.
Naponi iz točaka b i c prenose se na izlaze elementa preko repetitora emitera; u tom slučaju razina napona opada za vrijednost U be = 0,7 V. Obratimo pozornost na važnu činjenicu da su naponi na izlazima jednaki U 1 (4,3 V) ili U 0 (3,5 V).
Otkrijmo koja se logička funkcija formira na izlazima elementa.
U točki na i na izlazu 2, generira se napon niske razine kada je tranzistor VT 0 otvoren, tj. u slučaju gdje je x 1 = 0, x 2 = 0, x 3 = 0. Za bilo koju drugu kombinaciju vrijednosti ulazne varijable, tranzistor VT 0 je zatvoren i na izlazu 2 generira se napon visoke razine. Iz ovoga slijedi da se na Out 2 formira disjunkcija varijabli x 1 Vx 1 Vx 1. Funkcija OR-NOT formira se na izlazu 1.
Stoga logička vrata izvode operacije NILI i ILI.
U ESL mikro krugovima, točka g je zajednička, a točka d spojena je na izvor napajanja s naponom od -5V. U ovom slučaju, potencijali svih točaka kruga smanjeni su na 5 V.
Razmatrani logički element pripada klasi najbrže djelujućih elemenata (kratko vrijeme kašnjenja širenja signala) osigurano je sljedećim čimbenicima: otvoreni tranzistori su u aktivnom modu (ne u modu zasićenja); korištenje emiterskih sljedbenika na izlazima ubrzava proces ponovnog punjenja kondenzatora spojenih na izlaze; tranzistori su spojeni prema sklopnom krugu zajedničke baze, što poboljšava frekvencijska svojstva tranzistora i ubrzava proces njihovog preklapanja; Razlika u logičkim razinama U 1 -U 0 = 0,8 V odabrana je kao mala (međutim, to dovodi do relativno niske otpornosti elementa na buku).
Logički elementi temeljeni na MOS tranzistorima
riža. 2.16
Na sl. Na slici 2.16 prikazana je shema logičkog elementa s induciranim kanalom tipa n (tzv. n MIS tehnologija). Glavni tranzistori VT 1 i VT 2 spojeni su u seriju, tranzistor VT 3 djeluje kao opterećenje. U slučaju kada je na oba ulaza elementa doveden visoki napon U 1 (x 1 = 1, x 2 = 1), oba tranzistora VT 1 i VT 2 su otvorena, a na izlazu je postavljen niski napon U 0. U svim drugim slučajevima, barem jedan od tranzistora VT 1 ili VT 2 je zatvoren i napon U 1 je postavljen na izlazu. Dakle, element izvodi logičku funkciju I-NE.
riža. 2.17
Na sl. Slika 2.17 prikazuje dijagram ILI-NE elementa. Niski napon U 0 postavlja se na njegov izlaz ako barem jedan od ulaza ima visoki napon U 1 , otvarajući jedan od glavnih tranzistora VT 1 i VT 2 .
riža. 2.18
Prikazano na sl. 2.18 dijagram je dijagram NOR-NOT elementa KMDP tehnologije. U njemu su tranzistori VT 1 i VT 2 glavni, tranzistori VT 3 i VT 4 su opterećenje. Neka je visoki napon U 1. U ovom slučaju, tranzistor VT 2 je otvoren, tranzistor VT 4 je zatvoren i, bez obzira na razinu napona na drugom ulazu i stanje preostalih tranzistora, na izlazu je postavljen niski napon U 0. Element implementira logičku operaciju ILI-NE.
CMPD sklop karakterizira vrlo niska potrošnja struje (a time i snage) iz izvora napajanja.
Logički elementi integralne injekcijske logike
riža. 2.19
Na sl. Na slici 2.19 prikazana je topologija logičkog elementa integralne injekcijske logike (I 2 L). Za stvaranje takve strukture potrebne su dvije faze difuzije u siliciju s n-tipom vodljivosti: tijekom prve faze nastaju područja p 1 i p 2, a tijekom druge faze nastaju područja n 2.
Element ima strukturu p 1 -n 1 -p 2 -n 1 . Pogodno je razmatrati takvu četveroslojnu strukturu zamišljajući je kao vezu dviju konvencionalnih troslojnih tranzistorskih struktura:
str 1 - n 1 - str 2 n 1 - str 2 - n 1
Dijagram koji odgovara ovom prikazu prikazan je na sl. 2.20, a. Razmotrimo rad elementa prema ovoj shemi.
riža. 2.20
Tranzistor VT 2 sa strukturom tipa n 1 -p 2 -n 1 obavlja funkcije pretvarača s nekoliko izlaza (svaki kolektor tvori zaseban izlaz elementa prema krugu otvorenog kolektora).
Tranzistor VT 2, tzv injektor, ima strukturu poput p 1 -n 1 -p 2 . Budući da je područje n 1 ovih tranzistora zajedničko, emiter tranzistora VT 2 mora biti spojen na bazu tranzistora VT 1; prisutnost zajedničkog područja p 2 dovodi do potrebe za povezivanjem baze tranzistora VT 2 s kolektorom tranzistora VT 1. Time se stvara veza između tranzistora VT 1 i VT 2, prikazanih na sl. 2.20a.
Budući da emiter tranzistora VT 1 ima pozitivan potencijal, a baza je na nultom potencijalu, emiterski spoj je prednapredan i tranzistor je otvoren.
Kolektorska struja ovog tranzistora može se zatvoriti ili kroz tranzistor VT 3 (inverter prethodnog elementa) ili kroz emiterski spoj tranzistora VT 2.
Ako je prethodni logički element u otvorenom stanju (tranzistor VT 3 je otvoren), tada na ulazu ovog elementa postoji niska razina napona, koja, djelujući na temelju VT 2, drži ovaj tranzistor u zatvorenom stanju. Struja injektora VT 1 zatvorena je kroz tranzistor VT 3. Kada je prethodni logički element zatvoren (tranzistor VT 3 je zatvoren), struja kolektora injektora VT 1 teče u bazu tranzistora VT 2, a ovaj tranzistor je postaviti u otvoreno stanje.
Dakle, kada je VT 3 zatvoren, tranzistor VT 2 je otvoren i, obrnuto, kada je VT 3 otvoren, tranzistor VT 2 je zatvoren. Otvoreno stanje elementa odgovara stanju log.0, a zatvoreno stanje odgovara stanju log.1.
Injektor je izvor istosmjerne struje (koja može biti zajednička skupini elemenata). Često koriste konvencionalnu grafičku oznaku elementa, prikazanu na sl. 2.21, b.
Na sl. Slika 2.21a prikazuje sklop koji implementira operaciju ILI-NE. Spajanje kolektora elemenata odgovara radu tzv instalacija I. Doista, dovoljno je da je barem jedan od elemenata u otvorenom stanju (stanje log.0), tada će struja injektora sljedećeg elementa biti zatvorena kroz otvoreni pretvarač i uspostavit će se niska razina log.0 na kombinirani izlaz elemenata. Posljedično, na ovom izlazu se formira vrijednost koja odgovara logičkom izrazu x 1 · x 2. Primjenom de Morganove transformacije na njega dolazimo do izraza x 1 · x 2 = . Dakle, ovo povezivanje elemenata stvarno implementira operaciju ILI-NE.
riža. 2.21
Logički elementi AND 2 L imaju sljedeće prednosti:
· osigurati visok stupanj integracije; u izradi sklopova I 2 L koriste se isti tehnološki postupci kao i u proizvodnji integriranih sklopova na bipolarnim tranzistorima, ali je manji broj tehnoloških operacija i potrebnih fotomaski;
· koristi se smanjeni napon (oko 1V);
· pružiti mogućnost razmjene snage u širokom rasponu performansi (potrošnja energije može se promijeniti za nekoliko redova veličine, što će odgovarajuće dovesti do promjene performansi);
· dobro se slažu s TTL elementima.
Na sl. Na slici 2.21b prikazan je dijagram prijelaza s elemenata I 2 L na element TTL.
- Ulazni koeficijent agregacije K o- broj ulaza s kojima se implementira logička funkcija.
- Faktor izlaznog razvoda K puta pokazuje koliko se logičkih ulaza uređaja iste serije može istovremeno spojiti na izlaz danog logičkog elementa.
- Izvođenje karakterizira vrijeme kašnjenja širenja signala kroz LE i određuje se iz grafova ovisnosti ulaznih i izlaznih signala o vremenu (slika 10). Postoji razlika u vremenu kašnjenja širenja signala kada je LE uključen t 1,0 z.r., vrijeme kašnjenja signala kada je isključen t 0,1 z.r. i prosječno vrijeme kašnjenja propagacije t 1,0 z.r. sri..
Slika 10 Za određivanje vremena kašnjenja širenja signala LE
Prosječno vrijeme kašnjenja širenja signala je vremenski interval jednak polovici zbroja vremena kašnjenja širenja signala kada je logički element uključen i isključen:
t zdravlje sred= (t 1,0 z.r.+ t 0,1 z.r.)/2
- Visoki U napon 1 i nizak U 0 razine(ulazni U 1 ulazni i vikendima U 0 van) i njihovu dopuštenu nestabilnost. Pod, ispod U 1 i U 0 razumjeti nominalne vrijednosti napona "Log.1" i "Log.0"; nestabilnost se izražava u relativnim jedinicama ili u postocima.
- Naponi praga visoki U 1 pore i nizak U 0 razine pora. Napon praga smatra se najmanjim ( U 1 od tad) ili najveći ( U 0 od tad) vrijednost odgovarajućih razina na kojima počinje prijelaz logičkog elementa u drugo stanje. Ovi parametri se određuju uzimajući u obzir širenje parametara odgovarajuće serije u rasponu radne temperature; referentne knjige često daju jednu prosječnu vrijednost U POR.
- Ulazne struje I 0 u, ja 1 ulazni odnosno na ulaznim naponima niske i visoke razine.
- Otpornost na buku. Otpornost na statičku buku procjenjuje se na temelju prijenosnih karakteristika logičkog elementa kao minimalne razlike između vrijednosti izlaznog i ulaznog signala u odnosu na vrijednost praga, uzimajući u obzir širenje parametara u rasponu radne temperature:
U- POM = U 1 van.min – U POR
U+ POM = U POR – U 0 van.min
Referentni podaci obično daju jednu dopuštenu vrijednost smetnje, koja ne prebacuje LE pod prihvatljivim radnim uvjetima.
- Potrošnja energije P znoj ili potrošnja struje I znoj.
- Prebacivanje energije- rad utrošen na izvođenje jednog prekidača. Ovo je integralni parametar koji se koristi za usporedbu mikrosklopova različitih serija i tehnologija. Nalazi se kao umnožak potrošnje energije i prosječnog vremena kašnjenja širenja signala.
3.2 Logika tranzistor-tranzistor
Elementi tranzistor-tranzistor logike (TTL) čine osnovu mikrosklopova srednje i velike brzine. Razvijeno je i koristi se nekoliko varijanti shema s različitim parametrima.
Slika 11 NAND logički elementi s jednostavnim a) i složenim b) pretvaračem
3.2.1 TTL NAND element s jednostavnim pretvaračem
Takav element uključuje višeemiterski tranzistor VT1 (slika 11,a), koji izvodi operaciju logičkog I, i tranzistor VT2, koji implementira operaciju NE.
Višeemiterski tranzistor (MET) osnova je TTL-a. Ako na ulazima postoji strujni krug, tj. emiteri MET signala U 0 =U CE.us Emiterski spojevi su prednapredni i značajna bazna struja teče kroz VT1 ja B 1 =(E–U BE.us –U CE.us)/R B, dovoljno da tranzistor bude u režimu zasićenja. U ovom slučaju, napon kolektor-emiter VT 1 U CE.us=0.2 V. Napon na bazi tranzistora VT2 jednak je U 0 +U CE.us=2U CE.us<U BE.us a tranzistor VT2 je zatvoren. Napon na izlazu kruga odgovara logičkoj razini "1". Krug će biti u ovom stanju sve dok je signal na barem jednom od ulaza jednak U 0 .
Ako se ulazni napon poveća s razine U 0 na svim ulazima istovremeno ili na jednom od ulaza, pod uvjetom da se signal logičke "1" primijeni na preostale ulaze, tada se ulazni napon na bazi povećava i kada U b=Ušao si+U CE.us=U BE.us i otvorit će se tranzistor VT2. Kao rezultat toga, povećat će se bazna struja VT2, koja će teći iz izvora napajanja kroz otpornik R b i kolektorski spoj VT1 i tranzistor VT2 će prijeći u način zasićenja. Daljnje povećanje U VXće dovesti do blokiranja emiterskih spojeva tranzistora VT1, i kao rezultat će prijeći u način rada u kojem je kolektorski spoj prednapredan u smjeru naprijed, a emiterski spojevi u suprotnom smjeru (Inverzni način prebacivanja) . Izlazni napon kruga U VAN=U CE.us=U 0 (tranzistor VT2 u zasićenju).
Dakle, razmatrani element izvodi logičku operaciju I-NE.
Najjednostavniji sklop TTL elementa ima niz nedostataka. Kada su takvi elementi spojeni u seriju, kada su emiteri drugih sličnih elemenata spojeni na izlaz elementa, struja potrošena iz LE raste, a napon visoke razine opada (log. "1"). Stoga element ima malu nosivost. To je zbog prisutnosti velikih emiterskih struja višeemiterskog tranzistora u inverznom načinu rada, koje tranzistori opterećenja troše iz LE.
Osim toga, ovaj krug ima nisku otpornost na buku u odnosu na razinu pozitivnih smetnji: U+ POM = U BE.us –U 0 =U BE.us–2U CE.us. Da bi se uklonili ovi nedostaci, koriste se TTL krugovi sa složenim pretvaračem (Slika 11, b).
3.2.2 TTL element sa složenim pretvaračem
TTL sklop sa složenim pretvaračem (Slika 11, b), baš kao i krug s jednostavnim pretvaračem, provodi logičku operaciju I-NE. Ako postoji napon na ulazima, log. “0” multi-emiterski tranzistor VT1 je u režimu zasićenja, a tranzistor VT2 je zatvoren. Posljedično, tranzistor VT4 je također zatvoren, jer struja ne teče kroz otpornik R4 i napon na bazi VT4 U bae 4 = "0". Tranzistor VT3 je otvoren jer je njegova baza spojena na izvor napajanja E preko otpornika R2. Otpor otpornika R3 je mali, tako da VT3 radi kao emiterski sljedbenik. Struja opterećenja logičkog elementa i izlazni napon koji odgovara razini log teče kroz tranzistor VT3 i otvorenu diodu VD. "1" je jednako naponu napajanja minus pad napona U BE.us, pad napona na otvorenoj diodi U d=U BE.us i mali pad napona na otporu R 2 od bazne struje VT2: U¹= E–2U CE.us– R 2 ja B 2 = U n– 2U BE.us.
Razmatrani mod odgovara sekciji 1 prijenosne karakteristike TTL logičkog elementa (slika 12.a)
Slika 12. Karakteristike osnovne LE serije 155:
a – prijenos, b – ulaz.
Kako napon na svim ulazima raste, potencijal VT2 baze raste i kada U VX=U 0 od tad tranzistor VT2 se otvara, struja kolektora počinje teći ja K 2 kroz otpornike R2 i R4. Kao rezultat toga, bazna struja VT3 se smanjuje, pad napona na njemu se povećava i izlazni napon se smanjuje (odjeljak 2 na slici 12). Dok postoji pad napona na otporniku R4 U R 4 <U BE.us tranzistor VT4 je zatvoren. Kada U VX=U¹ od tad =2U BE.us–U CE.us otvara se tranzistor VT4. Daljnji porast ulaznog napona dovodi do zasićenja VT2 i VT4 i prijelaza VT1 u inverzni način rada (odjeljak 3 na slici 12). U ovom slučaju, potencijal točke " A"(vidi sliku 11, b) jednako je Ua=U BE.us+U CE.us, i bodovi " b» - U b=U CE.us, stoga, U ab=U a–U b=U BE.us. Da biste otključali tranzistor VT3 i diodu VD1, trebate U ab≥2U BE.us. Budući da ovaj uvjet nije ispunjen, VT3 i VD1 su zatvoreni, a napon na ulazu kruga jednak je U CE.us=U 0 (odjeljak 4 na slici 12).
Prilikom prebacivanja, postoje vremenski periodi kada su oba tranzistora VT3 i VT4 otvoreni i dolazi do strujnih udara. Da bi se ograničila amplituda ove struje, u krug je uključen otpornik s malim otporom (R 3 = 100–160 Ohma).
Pri negativnom naponu na MET emiterima većem od 2 V dolazi do proboja tunela i ulazna struja naglo raste. Kako bi zaštitili LE od učinaka negativnih smetnji, u krug se uvode diode VD2, VD3 koje ga ograničavaju na razini od 0,5–0,6V.
S pozitivnim naponom većim od (4–4,5) V, ulazna struja također raste, dakle, kako bi se LE ulazi opskrbili logom. “1” ulazi se ne mogu spojiti na +5 V napon napajanja.
U praktičnoj primjeni LE TTL, neiskorišteni ulazi mogu se ostaviti slobodnima. Međutim, to smanjuje otpornost na buku zbog učinka smetnji na slobodnim terminalima. Stoga se obično ili međusobno kombiniraju, ako to ne dovodi do viška za prethodni LE, ili se spajaju na +5 V izvor napajanja preko otpornika R = 1 kOhm, koji ograničava ulaznu struju. Na svaki otpornik može se spojiti do 20 ulaza. Ovom metodom razina je log. "1" je stvoren umjetno.
Otpornost na buku TTL elementa sa složenim pretvaračem:
U + pom = U 1 od tad – U 0 = 2U BE.us – 2U CE.us
U – pom = U 1 – U 1 od tad = E – 4U BE.us + U CE.us
Performanse TTL elemenata, određene vremenom kašnjenja širenja signala kada su uključeni t 1,0 magarac.r i isključivanje t 0,1 magarac.r, ovisi o trajanju procesa nakupljanja i resorpcije manjinskih nositelja u bazama tranzistora, punjenja kapaciteta kolektorskih SC i emiterskih kondenzatora SC spojeva. Budući da su tijekom rada TTL elementa otvoreni tranzistori u stanju zasićenja, značajan doprinos povećanju inercije TTL daje vrijeme resorpcije manjinskih nositelja kada su tranzistori isključeni.
TTL elementi sa složenim pretvaračem imaju veliki logički zamah, nisku potrošnju energije, visoku učinkovitost i otpornost na buku. Uobičajene vrijednosti parametra TTL su sljedeće: U jamu=5 V; U 1 ≥2,8 V; U 0 ≤0,5 V; t zgrada=10...20 ns; P pot.sr.=10...20 mW; K puta=10.
U praktičnoj primjeni LE TTL, neiskorišteni ulazi mogu se ostaviti slobodnima. Međutim, to smanjuje otpornost na buku zbog učinka smetnji na slobodnim terminalima. Stoga se obično ili međusobno kombiniraju, ako to ne dovodi do viška za prethodni LE, ili se spajaju na +5 V izvor napajanja preko otpornika R = 1 kOhm, koji ograničava ulaznu struju. Na svaki otpornik može se spojiti do 20 ulaza.
3.2.3 Elementi TTLSH
Kako bi se povećala učinkovitost TTL elemenata, TTLSH elementi koriste Schottky tranzistore, koji su kombinacija konvencionalnog tranzistora i Schottky diode spojene između baze i kolektora tranzistora. Budući da je pad napona u uključenom stanju na Schottky diodi manji nego kod konvencionalnog pn spoja, većina ulazne struje teče kroz diodu, a samo mali dio teče u bazu. Zbog toga tranzistor ne ulazi u način dubokog zasićenja.
Posljedično, nakupljanje nosača u bazi zbog njihovog ubrizgavanja kroz kolektorski spoj praktički se ne događa. U tom smislu, dolazi do povećanja brzine tranzistorske sklopke sa Schottkyjevom barijerom kao rezultat smanjenja vremena porasta struje kolektora kada je uključena i vremena resorpcije kada je isključena.
Prosječno vrijeme kašnjenja propagacije signala TTL elemenata sa Schottky diodama (TTLS) je približno dva puta manje u odnosu na slične TTL elemente. Nedostatak TTLSh je manja otpornost na buku u usporedbi sa sličnim TTL elementima. U + pom zbog veće vrijednosti U 0 ili manje U por.
3.2.4 TTL elementi s tri izlazna stanja -
imaju dodatni ulaz V - ulaz dopuštenja (slika 13,a). Kada se na ovaj ulaz dovede napon U 0 tranzistor VT5 je otvoren i zasićen, a tranzistori VT6 i VT7 su zatvoreni i stoga ne utječu na rad logičkog elementa. Ovisno o kombinaciji signala na informacijskim ulazima, izlaz LE može biti signal s "log" razinom. 0" ili "log. 1". Kada se na V ulaz dovede napon s razinom “log. 1" tranzistor VT5 se zatvara, a tranzistori VT6 i VT7 otvaraju, napon na bazi tranzistora VT3 smanjuje se na razinu U BE.us+U d, tranzistori VT2, VT3, VT4 se zatvaraju i LE prelazi u stanje visoke impedancije (treće), odnosno odspojen je od opterećenja.
Slika 13b prikazuje UGO ovog elementa. Simbol ∇ označava da izlaz ima tri stanja. Ikona E∇ “Razlučivost trećeg stanja” označava da se signalom =0 LE prebacuje u treće stanje (visokog otpora).
Kako bi se smanjile smetnje duž strujnog kruga napajanja, na mjestima spajanja na sabirnice LE grupa instalirani su razdvojni keramički kondenzatori kapaciteta oko 0,1 μF po kućištu. Na svakoj ploči, između strujnog kruga i zajedničke sabirnice, nalaze se 1–2 elektrolitska kondenzatora kapaciteta 4,7–10 μF.
Slika 13 TTL I-NE logički element s tri izlazna stanja a) i njegov UGO b).
Tablica 7 prikazuje parametre nekih serija LE TTL.
Tablica 7 Parametri nekih serija TTL logičkih elemenata
| OPCIJE | NIZ | ||||
|---|---|---|---|---|---|
| Univerzalni | Visoke performanse | Mikronapon | |||
| 133, 155 | K531 | KR1531 | K555 | Kr1533 | |
| Ulazna struja I 0 VX, mA | -1,6 | -2,0 | -0,6 | -0,36 | -0,2 |
| Ulazna struja ja 1 VX, mA | 0,04 | 0,05 | 0,02 | 0,02 | 0,02 |
| Izlazni napon U 0 IZLAZ, IN | 0,4 | 0,5 | 0,5 | 0,5 | 0,4 |
| Izlazni napon U 1 IZLAZ, IN | 2,4 | 2,7 | 2,7 | 2,7 | 2,5 |
| Izlazni omjer ventilatora K PUTA | 10 | 10 | 10 | 20 | 20 |
| Faktor udruživanja ulaza K O O | 8 | 10 | - | 20 | - |
| Vrijeme kašnjenja širenja signala t STRAŽNJI | 19 | 4,8 | 3,8 | 20 | 20 |
| Potrošnja struje, mA: | |||||
| ja 0 ZNOJ(na U 0 IZLAZ) | 22 | 36 | 10,2 | 4,4 | 3 |
| ja 1 ZNOJ(na U 1 IZLAZ) | 8 | 16 | 2,8 | 1,6 | 0,85 |
| 0,4 | 0,3 | 0,3 | 0,3 | 0,4 | |
| Napon napajanja, V | 5 | 5 | 5 | 5 | 5 |
| Izlazne struje, mA: | |||||
| ja 0 IZLAZ | 16 | 20 | 20 | 8 | 4 |
| ja 1 IZLAZ | -0,4 | -1 | -1 | -0,4 | -0,4 |
| Prosječna potrošnja energije po elementu, mW | 10 | 19 | 4 | 2 | 1,2 |
3.3 Emitersko spregnuta logika
Osnova emiter-spregnute logike (ECL) je strujna sklopka velike brzine (slika 14a). Sastoji se od dva tranzistora, u čiji kolektorski krug su uključeni otpornici opterećenja RK, au emiterskom krugu oba tranzistora nalazi se zajednički otpornik Re, znatno veće vrijednosti od Rk. Na ulaz jednog od tranzistora dovodi se ulazni signal Uin, a na ulaz drugog referentni napon Uop. Krug je simetričan, stoga u početnom stanju (U in = U op) kroz oba tranzistora teku iste struje. Ukupna struja I O teče kroz otpor Re.
Slika 14 Emiter-spregnuta logika: a) strujna sklopka;
b) pojednostavljena shema spoja
Prilikom povećanja Ušao si struja kroz tranzistor VT1 raste, pad napona na otporu R e raste, tranzistor VT2 se zatvara i struja kroz njega se smanjuje. S ulaznim naponom jednakim zapisniku razine "1" ( Uin = U 1), tranzistor VT2 se zatvara i sva struja teče kroz tranzistor VT1. Parametri kruga i struja ja 0 odabrani su na takav način da tranzistor VT1, kada je otvoren, radi u linearnom načinu rada na granici područja zasićenja.
Prilikom smanjenja Ušao si do razine zapisnika "0" ( Ušao si=U 0), naprotiv, tranzistor VT1 je zatvoren, a tranzistor VT2 je u linearnom načinu rada na granici s područjem zasićenja.
U ESL krugu (slika 14,b), jedan ili više tranzistora (ovisno o ulaznom koeficijentu sprege) spojeni su paralelno na tranzistor VT1, koji čine jedan od krakova strujne sklopke. Kako bi se povećala nosivost, na izlaze LE spojena su dva emiterska pratioca VT4 i VT5.
Prilikom primjene signala na sve ulaze ili na jedan od njih, na primjer, prvi U VX 1 =U 1, tranzistor VT1 se otvara i kroz njega teče struja I 0, a tranzistor VT3 se zatvara.
U VAN 1 = U 1 – U BE.us = U 0
U VAN 2 = U PIT – U BE.us = U 1
Dakle, u odnosu na prvi izlaz ovaj sklop implementira logičku operaciju ILI-NE, a u odnosu na drugi izlaz operaciju ILI. Lako je vidjeti da napon praga U POR =U OP, logički rub Δ U=U 1 -U 0 =U BE.us i otpornost kruga na buku U + POM=U - POM=0,5U BE.us.
Ulazne struje elementa, a time i ESL struje opterećenja su male: ja 0 VX≈0, struja ja 1 VX jednaka baznoj struji tranzistora koji radi na rubu područja zasićenja, a ne u području zasićenja. Stoga je nosivost elementa visoka, a koeficijent grananja doseže 20 ili više.
Budući da je logična razlika mala, nestabilnost napona napajanja značajno utječe na otpornost ESL-a na smetnje. Kako bi se povećala otpornost na buku u ESL krugovima, pozitivni pol izvora napajanja nije uzemljen, već pozitivni. To se radi tako da veliki dio interferencijskog napona padne pri visokom otporu R e i samo mali dio dospije na ulaze kruga.
Kada se zajedno koriste LE ESL i TTL, potrebno je između njih uključiti posebne mikrosklopove koji koordiniraju razine logičkih signala. Zovu se pretvarači razine(PU).
Visoki učinak ESL-a rezultat je sljedećih glavnih čimbenika:
1 Otvoreni tranzistori nisu u zasićenju, pa je isključen stupanj resorpcije manjinskih nositelja u bazama.
2 Ulaznim tranzistorima upravlja se iz emiterskih sljedbenika prethodnih elemenata, koji, imajući mali izlazni otpor, daju veliku baznu struju i, prema tome, kratko vrijeme otvaranja i zatvaranja ulaznog i referentnog tranzistora.
Svi ovi faktori zajedno osiguravaju kratka vremena porasta i pada izlaznog napona ESL elemenata.
Sljedeći prosječni parametri tipični su za ESL: U jamu=–5V; U 1 =–(0,7–0,9)V; U 0 =–(1,5–2)V; tZ D.av=3–7 ns; P znoj=10–20 mW.
Serije K500 i K1500 smatraju se obećavajućima, pri čemu je serija K1500 subnanosekundna i ima vrijeme kašnjenja širenja manje od 1 ns. (Tablica 8).
Tablica 8 Parametri glavne serije LE ESL
| Mogućnosti | Niz | |
|---|---|---|
| K500 | K1500 | |
| Ulazna struja ja 0 VX,mA | 0,265 | 0,35 |
| Ulazna struja ja 1 VX, mA | 0,0005 | 0,0005 |
| Izlazni napon U 0 IZLAZ, IN | -1,85…-1,65 | -1,81…-1,62 |
| Izlazni napon U 1 IZLAZ, IN | -0,96…-0,81 | -1,025…-0,88 |
| Izlazni prag napona, V: | ||
| U 0 IZLAZ | -1,63 | -1,61 |
| U 1 IZLAZ | -0,98 | -1,035 |
| Vrijeme kašnjenja propagacije, ns | 2,9 | 1,5 |
| Dopušteni napon smetnje, V | 0,125 | 0,125 |
| Fanout faktor K PUTA | 15 | - |
| Napon napajanja, V | -5,2; -2,0 | -4,5; -2,0 |
| Potrošnja energije po elementu, mW | 8…25 | 40 |
3.4 Izravno spregnuta tranzistorska logika (DLC)
U strujnom krugu elementa TLNS, otpor opterećenja uključen je u krug povezanih kolektora dvaju tranzistora (slika 15,a). Ulazni signali X1 i X2 vode se na baze ovih tranzistora. Ako su X1 i X2 istovremeno jednaki "log 0", tada su oba tranzistora zatvorena i izlaz kruga će imati visok potencijal Y = 1. Ako se visoki potencijal "log 1" primijeni na barem jedan ili oba ulaza, tada su jedan ili oba tranzistora otvoreni i izlaz kruga će imati nizak potencijal Y = 0. Dakle, sklop izvodi operaciju ILI-NE.
Slika 15 LE NSTL a) i ulazne karakteristike tranzistora opterećenja b).
Kao što vidite, krug NSTL elementa je izuzetno jednostavan, ali ima značajan nedostatak. Kada je izlaz elementa postavljen na log potencijal. "1", konstantan potencijal se primjenjuje na baze tranzistora opterećenja, kao što je prikazano na slici 15, točkasta linija U¹. Zbog raspršenosti parametara tranzistora (vidi sliku 15, b), bazne struje tranzistora mogu značajno varirati. Kao rezultat toga, jedan od tranzistora može ući u duboko zasićenje, dok drugi može biti u linearnom načinu rada. U tom će se slučaju razine "log.1" značajno razlikovati, što će neizbježno dovesti do kvarova u radu uređaja u cjelini. Stoga se LE NSTL sklop koristi samo s naponski upravljanim tranzistorima.
3.5 Integralna logika ubrizgavanja
Elementi integrirane logike ubrizgavanja (I²L) nemaju analoge u diskretnom strujnom krugu i mogu se implementirati samo u integriranoj verziji (Slika 16, a). Element I²L sastoji se od dva tranzistora: horizontalni pnp tranzistor djeluje kao injektor, a vertikalni višekolektorski npn tranzistor radi u inverterskom načinu rada. Zajedničko područje n-tipa služi kao baza pnp tranzistora kao i emiter npn tranzistora i spojeno je na točku "zemlje". Kolektor pnp tranzistora i baza npn tranzistora također su zajedničko područje. Ekvivalentni krug prikazan je na slici 16b.
Slika 16 Tranzistor s ubrizgavanjem snage: a - blok shema, b - nadomjesna shema, c - nadomjesna shema s generatorom struje.
Napon napajanja dovodi se u krug emiter-baza injektora U PIT. Minimalni napon izvora određen je padom napona na spoju emitera: U CE.us=0.7 V. Ali za stabilizaciju struje emitera ja 0 otpornik R se spoji u seriju sa izvorom i uzima se napon izvora napajanja U PIT=1...1,2 V. U ovom slučaju, p-n spoj emiter-baza VT1 je otvoren i odvija se difuzija rupa na kolektorski spoj. Dok se kreću prema kolektoru, neke rupe se rekombiniraju s elektronima, ali značajan dio njih dolazi do kolektorskog spoja i, prolazeći kroz njega, ulazi u p-bazu pretvarača (tranzistor VT2). Ovaj proces difuzije, tj. rupe se stalno ubrizgavaju u podlogu, bez obzira na ulazni utjecaj.
Ako je napon na bazi VT2 Ušao si=U 0, što odgovara zatvorenom stanju sklopke S, rupe koje ulaze u p-bazu pretvarača slobodno teku prema negativnom polu izvora struje. Struja ne teče u kolektorskom krugu tranzistora VT2 i to je ekvivalentno otvorenom stanju kolektorskog kruga VT2. Ovo stanje izlaznog kruga odgovara log naponu. "1".
Na Ušao si=U 1 (prekidač S je otvoren) nakupljaju se rupe u p-bazi pretvarača. Bazni potencijal počinje rasti i, sukladno tome, naponi na prijelazima VT2 smanjuju se dok se ti prijelazi ne otvore. Tada će u krugu kolektora tranzistora VT2 teći struja i razlika potencijala između emitera i kolektora pretvarača (tranzistor VT2) bit će blizu nule, tj. ovaj tranzistor predstavlja kratkospojeni dio kruga, a to će stanje odgovarati log razini. "0". Dakle, razmatrani element djeluje kao ključ.
Kao što je poznato, struja kolektora tranzistora spojenog na krug sa zajedničkom bazom ne ovisi o promjenama napona na kolektoru u širokom rasponu. Tranzistor VT1 uključen je u krug s OB. Iz teorije rada bipolarnog tranzistora poznato je da je njegova izlazna karakteristika, uzeta pri konstantnoj struji emitera, gotovo horizontalna, odnosno kolektorska struja ne ovisi o naponu na kolektoru. Stoga se može zamijeniti ekvivalentnim generatorom struje. Prema teoremu o generatoru ekvivalentne struje, dodavanje ili oduzimanje istosmjernog napona iz izvora struje ne utječe na vrijednost struje tog generatora. U skladu s tim, tranzistorski krug s ubrizgavanjem snage čini se jednostavnijim ekvivalentnim sklopom prikazanim na slici 16c.
Ako Ušao si=U 1 , zatim struja ja 0 iz generatora struje teče u bazu VT2, otvarajući ga. pri čemu Ušao si=U 0 . Ako Ušao si=U 0, zatim struja ja 0 je kratko spojen na masu, tranzistor VT2 je zatvoren i U van=U 1 .
Slika 17 Integrirana logika ubrizgavanja (I²L): sklop ILI-NE elementa a) i implementacija logičke funkcije I b).
Korištenje tranzistora s više kolektora omogućuje podjelu ukupne struje kolektora VT2 u nekoliko identičnih dijelova, dovoljnih za kontrolu ulaza jednog sličnog elementa. Zahvaljujući tome, postaje moguće koristiti najjednostavniji krug logičkog elementa ILI-NE, prikazan na slici 17, a. Ovaj sklop je sličan krugu NSTL elementa (vidi sliku 15,a). Za razliku od kruga elementa NOR-NOT NSTL, element NOR-NOT AND²L čak i ne zahtijeva otpornik u krugu kombiniranog kolektora, budući da krug kolektora dobiva snagu od generatora struje sljedećeg stupnja.
Slika 17b prikazuje sklop koji implementira logičku funkciju I. Kada se logički signal primijeni na oba ulaza (X1 i X2). “0” na kombiniranim kolektorima pretvarača (VT3 i VT4) bit će razina dnevnika. "1". Kada se log signal primijeni na jedan od ulaza ili na oba ulaza istovremeno. “1”, na izlazu sklopa imamo log signal. “0”, što odgovara izvršavanju logičke operacije AND.
I²L elementi zauzimaju malu površinu na podlozi i imaju nisku potrošnju energije i sklopnu energiju. Karakteriziraju ih sljedeći parametri: U PIT=1 V; t postaviti.=10...100 ns; K puta=3,5; K rev=1.
3.6 Logički elementi temeljeni na MOS tranzistorima
Logički elementi MOS tranzistora koriste dvije vrste tranzistora: upravljačke i teretne. Kontroleri imaju kratak, ali prilično širok kanal i stoga imaju visoku vrijednost transkonduktivnosti i kontrolirani su niskim naponom. Oni za opterećenje, naprotiv, imaju duži, ali uski kanal, stoga imaju veći izlazni otpor i djeluju kao veliki aktivni otpor.
3.6.1 Logički elementi na tipkama s dinamičkim opterećenjem
Logički elementi na sklopkama s dinamičkim opterećenjem sastoje se od jednog opterećenja i više upravljačkih tranzistora. Ako su upravljački tranzistori spojeni paralelno, tada, kao u NSTL-u (vidi sliku 15, a), element izvodi logičku operaciju ILI-NE, a kada je spojen u seriju, izvodi operaciju I-NE (slika 18, a , b).
Slika 18 Dijagrami MOS TL elemenata: a) – ILI-NE, b) – I-NE.
Ako postoji napon na ulazima X1 i X2 U VH =U 0 <U ZI.por kontrolni tranzistori VT1 i VT2 su zatvoreni. U ovom slučaju, izlazni napon odgovara razini log. "1". Kada je napon doveden na jedan ili oba ulaza elementa U VH =U 1 >U ZI.por, tada na izlazu imamo dnevnik. “0”, što odgovara izvršavanju logičke ILI-NE operacije.
U krugu I-NE elementa upravljački tranzistori su spojeni u seriju, pa je razina logaritamska. “0” na izlazu sklopa pojavljuje se samo kada postoje pojedinačni signali na oba ulaza.
MOS TL elementi imaju visoku otpornost na buku, veliku logičku razliku, nisku potrošnju energije i relativno niske performanse. Za elemente temeljene na MOS tranzistorima niskog praga obično je U PIT=5...9 V, i na visokom pragu U PIT=12,6…27 V. Glavni parametri MOS TL: P znoj=0,4...5 mW, t ZD.av=20...200 ns; U 0 ≤1 V; U 1 ≈7 V.
3.6.2 Logički elementi na komplementarnim ključevima
Komplementarna sklopka sastoji se od dva MOS tranzistora s kanalima različitih vrsta vodljivosti, čiji su ulazi spojeni paralelno, a izlazi serijski (slika 19a). Kada je napon vrata veći od praga, za tranzistor s kanalom određenog tipa, odgovarajući tranzistor je otvoren, a drugi je zatvoren. Kada je napon suprotnog polariteta, otvoreni i zatvoreni tranzistori mijenjaju mjesta.
LE na komplementarnim sklopkama (CMOS) imaju brojne neporecive prednosti.
Uspješno rade kada napon izvora varira u širokom rasponu (od 3 do 15 V), što je nedostižno za LE koji sadrže otpornike.
U statičkom načinu rada s velikom otpornošću na opterećenje, CMOS LE ne troše praktički nikakvu energiju.
Također ih karakteriziraju: stabilnost razine izlaznog signala i njegova mala razlika od napona izvora napajanja; visok ulazni i nizak izlazni otpor; jednostavnost koordinacije s mikro krugovima drugih tehnologija.
Slika 19 Sklopovi logičkih elemenata CMOS TL: a) inverter, b) NOR, c) NAND.
Krug CMOS LE koji izvodi funkciju 2OR-NOT prikazan je na slici 19b. Tranzistori VT1 i VT3 imaju kanal p-tipa i otvoreni su pri naponu vrata blizu nule. Tranzistori VT2 i VT4 imaju kanal tipa n i otvoreni su pri naponu vrata većem od vrijednosti praga. Ako oba ili jedan od ulaza imaju log level. “1”, tada će izlaz kruga biti log signal. “0”, što odgovara izvršavanju logičke ILI-NE operacije.
Ako se skupine višeslojnih i paralelno spojenih tranzistora zamijene, tada će se implementirati element koji izvodi funkciju I-NE (slika 19c). Djeluje slično kao i prethodni. Tranzistori VT1 i VT3 imaju kanal p-tipa i otvoreni su kada je napon vrata blizu nule. Tranzistori VT2 i VT4 imaju kanal tipa n i otvoreni su pri naponu vrata većem od vrijednosti praga. Ako su oba ova tranzistora otvorena, signal "log" bit će postavljen na izlazu. 0".
Dakle, kombinacija paralelnog povezivanja tranzistora s kanalima p-tipa električne vodljivosti i slojevitog povezivanja tranzistora s kanalima n-tipa omogućila je implementaciju funkcije AND-NOT.
U LE CMOS-u su vrlo jednostavno implementirani elementi s tri stabilna stanja. Da bi se to postiglo, dva komplementarna tranzistora VT1, VT4 (slika 20a), upravljana inverznim signalima, povezana su u seriju s inverterskim tranzistorima
Slika 20 Inverter s tri izlazna stanja a); koordinacija TTL LE s CMOS LE b).
Usklađivanje TTL LE s CMOS LE može se izvršiti na nekoliko načina:
1) Napajati CMOS LE niskim naponom (+5 V), pri čemu TTL LE signali prebacuju CMOS LE tranzistore;
2) Koristite LE TTL s otvorenim kolektorom, čiji izlazni krug uključuje otpornik spojen na dodatni izvor napona (slika 20b).
Tijekom skladištenja i postavljanja, čuvajte se statičkog elektriciteta. Stoga, tijekom skladištenja, stezaljke mikro krugova su međusobno električno povezane. Postavljaju se s isključenim napajanjem, a obavezna je uporaba narukvica pomoću kojih je tijelo električara spojeno na masu.
CMOS serije LE naširoko se koriste u konstrukciji isplativih digitalnih uređaja male i srednje brzine. Parametri nekih serija LE tipa CMOS dati su u tablici 8.
Tablica 8 Parametri nekih serija CMOS tipa LE
| Mogućnosti | niz | |
|---|---|---|
| 176, 561, 564 | 1554 | |
| Napon napajanja U PIT, IN | 3…15 | 2…6 |
| Izlazni naponi, V: | ||
| niska razina U 0 IZLAZ | <0,05 | <0,1 |
| visoka razina U 1 IZLAZ | U PIT–0,05 | U PIT–0,01 |
| Prosječno vrijeme kašnjenja signala, ns: | ||
| Za U PIT=5 V | 60 | 3,5 |
| Za U PIT=10 V | 20 | - |
| Dopušteni napon smetnje, V | 0,3 U PIT | - |
| Potrošnja energije u statičkom načinu rada, mW/kućište | 0,1 | 0,1…0,5 |
| Ulazni napon, V | 0,5…(U PIT+0,5 V) | 0,5…(U PIT+0,5 V) |
| Izlazne struje, mA | 1…2,6 | >2,4 |
| Potrošnja energije na frekvenciji sklopke f=1 MHz, U PIT=10 V, C n=50 pf, mW/kutiji | 20 | - |
| Taktna frekvencija, MHz | - | 150 |