Alla digitala mikrokretsar är byggda på basis av de enklaste logiska elementen:

Låt oss ta en närmare titt på designen och driften av digitala logikelement.

Inverter

Det enklaste logiska elementet är en växelriktare, som helt enkelt ändrar insignalen till exakt motsatt värde. Det är skrivet i följande form:

där stapeln är över ingångsvärdet och anger en ändring till dess motsats. Samma åtgärd kan skrivas med hjälp av tabell 1. Eftersom växelriktaren endast har en ingång, består dess sanningstabell av endast två linjer.

Tabell 1. Sanningstabell för inverterns logikelement

I	Ut
0	1
1	0

Som logisk inverterare kan du använda en enkel förstärkare med en transistor ansluten över (eller en källa för en fälteffekttransistor). Det schematiska diagrammet för inverterns logikelement, gjort på en bipolär n-p-n transistor, visas i figur 1.

Figur 1. Krets för den enklaste logiska växelriktaren

Logiska inverterchips kan ha olika signalutbredningstider och kan arbeta på olika typer av belastningar. De kan göras på en eller flera transistorer. De vanligaste logikelementen är gjorda med hjälp av TTL-, ESL- och CMOS-teknologier. Men oavsett logikelementkretsen och dess parametrar utför de alla samma funktion.

För att säkerställa att funktionerna för att slå på transistorer inte skymmer den funktion som utförs, introducerades speciella symboler för logiska element - konventionella grafiska symboler. växelriktaren visas i figur 2.

Figur 2. Grafisk beteckning för en logisk växelriktare

Växelriktare finns i nästan alla serier av digitala mikrokretsar. I hushållsmikrokretsar betecknas växelriktare med bokstäverna LN. Till exempel innehåller 1533LN1-chippet 6 växelriktare. Främmande mikrokretsar använder en digital beteckning för att indikera typen av mikrokrets. Ett exempel på ett chip som innehåller växelriktare är 74ALS04. Namnet på mikrokretsen återspeglar att den är kompatibel med TTL-mikrokretsar (74), är tillverkad med förbättrad lågeffekt Schottky-teknik (ALS) och innehåller växelriktare (04).

För närvarande används oftare ytmonterade mikrokretsar (SMD-mikrokretsar), som innehåller ett logiskt element, särskilt en växelriktare. Ett exempel är SN74LVC1G04-chippet. Mikrokretsen är tillverkad av Texas Instruments (SN), är kompatibel med TTL-mikrokretsar (74), är tillverkad med lågspännings-CMOS-teknik (LVC), innehåller endast ett logiskt element (1G), vilket är en växelriktare (04).

För att studera det inverterande logiska elementet kan du använda allmänt tillgängliga radioelektroniska element. Således kan vanliga omkopplare eller vippomkopplare användas som en insignalgenerator. För att studera sanningstabellen kan du till och med använda en vanlig tråd, som vi växelvis kopplar till en strömkälla och en gemensam tråd. En lågspänningslampa eller lysdiod kopplad i serie med en strömbegränsande kan användas som logisk sond. Ett schematiskt diagram över studiet av växelriktarens logiska element, implementerat med dessa enkla radioelektroniska element, visas i figur 3.

Figur 3. Studiediagram för logisk inverterare

Diagrammet för att studera ett digitalt logikelement, som visas i figur 3, låter dig visuellt få data för sanningstabellen. En liknande studie utförs i Mer kompletta egenskaper hos växelriktarens digitala logiska element, såsom fördröjningstiden för ingångssignalen, öknings- och fallhastigheten för utsignalens kanter, kan erhållas med hjälp av en pulsgenerator och en oscilloskop (helst ett tvåkanals oscilloskop).

Logisk grind "OCH"

Det nästa enklaste logiska elementet är en krets som implementerar den logiska multiplikationsoperationen "AND":

F(x 1,x 2) = x 1 ^x 2

där symbolen ^ och betecknar den logiska multiplikationsfunktionen. Ibland skrivs samma funktion i en annan form:

F(x 1, x 2) = x 1 ^ x 2 = x 1 · x 2 = x 1 & x 2.

Samma handling kan skrivas med hjälp av sanningstabellen i Tabell 2. Formeln ovan använder två argument. Därför har det logiska elementet som utför denna funktion två ingångar. Den är betecknad "2I". För ett logiskt element "2I" kommer sanningstabellen att bestå av fyra rader (2 2 = 4).

Tabell 2. Sanningstabell för det logiska elementet "2I"

I 1	In2	Ut
0	0	0
0	1	0
1	0	0
1	1	1

Som framgår av sanningstabellen ovan, uppträder en aktiv signal vid utgången av detta logiska element endast när det finns sådana vid både X- och Y-ingångarna. Det vill säga, detta logiska element implementerar verkligen "OCH"-operationen.

Det enklaste sättet att förstå hur ett 2I-logikelement fungerar är med en krets byggd på idealiserade elektroniskt styrda omkopplare, som visas i figur 2. I det visade kretsschemat kommer ström att flyta endast när båda omkopplarna är stängda, och därför en enhetsnivå vid dess utgång visas endast med två enheter vid ingången.

Figur 4. Schematiskt diagram av ett logiskt element "2I"

En villkorlig grafisk representation av en krets som utför den logiska funktionen "2I" på kretsscheman visas i figur 3, och från och med nu kommer kretsar som utför "OCH"-funktionen att visas i exakt denna form. Denna bild beror inte på det specifika kretsschemat för enheten som implementerar den logiska multiplikationsfunktionen.

Figur 5. Symbolisk grafisk representation av det logiska elementet "2I"

Funktionen av logisk multiplikation av tre variabler beskrivs på samma sätt:

F(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3

Dess sanningstabell kommer redan att innehålla åtta rader (2 3 = 4). Sanningstabellen för den logiska multiplikationskretsen "3I" med tre ingångar ges i Tabell 3, och den villkorliga grafiska representationen finns i figur 4. I kretsen för det logiska elementet "3I", byggd enligt principen för den visade kretsen i figur 2 måste du lägga till en tredje nyckel.

Tabell 3. Sanningstabell för en krets som utför den logiska funktionen "3I"

I 1	In2	In3	Ut
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

En liknande sanningstabell kan erhållas med hjälp av en 3I logikelementstudiekrets som liknar den logiska växelriktarens studiekrets som visas i figur 3.

Figur 6. Symbolisk grafisk beteckning för en krets som utför den logiska funktionen "3I"

Logiskt element "ELLER"

Det nästa enklaste logiska elementet är en krets som implementerar den logiska additionsoperationen "ELLER":

F(x 1, x 2) = x 1 Vx 2

där symbolen V betecknar den logiska additionsfunktionen. Ibland skrivs samma funktion i en annan form:

F(x 1, x 2) = x 1 Vx 2 = x 1 + x 2 = x 1 | x 2.

Samma handling kan skrivas med hjälp av sanningstabellen i Tabell 4. Formeln ovan använder två argument. Därför har det logiska elementet som utför denna funktion två ingångar. Ett sådant element betecknas "2OR". För elementet "2OR" kommer sanningstabellen att bestå av fyra rader (2 2 = 4).

Tabell 4. Sanningstabell för det logiska elementet "2OR"

I 1	In2	Ut
0	0	0
0	1	1
1	0	1
1	1	1

Som i det fall som avses för kommer vi att använda nycklar för att implementera "2OR"-schemat. Den här gången kopplar vi nycklarna parallellt. Kretsen som implementerar sanningstabell 4 visas i figur 5. Som framgår av ovanstående krets kommer den logiska etta-nivån att visas vid dess utgång så snart någon av tangenterna stängs, det vill säga kretsen implementerar sanningstabellen visas i tabell 4.

Figur 7. Schematiskt diagram av ett 2OR-logikelement

Eftersom den logiska summeringsfunktionen kan implementeras av olika kretsscheman, används en speciell symbol "1" för att indikera denna funktion på kretsscheman, som visas i figur 6.

Figur 6. Symbolisk grafisk representation av ett logiskt element som utför "2OR"-funktionen

Senaste filuppdateringsdatum: 2018-03-29

Litteratur:

Med artikeln "logiska element" läs:

Alla logiska kretsar utan minne beskrivs fullständigt av en sanningstabell... För att implementera en sanningstabell räcker det att bara ta hänsyn till de raderna...
http://site/digital/SintSxem.php

Avkodare (avkodare) låter dig konvertera vissa typer av binära koder till andra. Till exempel...
http://site/digital/DC.php

Ganska ofta ställs utvecklare av digital utrustning inför det motsatta problemet. Du måste konvertera oktal eller decimal linjär kod till...
http://site/digital/Coder.php

Multiplexer är enheter som låter dig ansluta flera ingångar till en utgång...
http://site/digital/MS.php

Demultiplexorer är enheter... En betydande skillnad från en multiplexer är...
http://site/digital/DMS.php

Logisk kretsär en schematisk representation av en enhet som består av omkopplare och ledarna som förbinder dem, samt ingångar och utgångar till vilka en elektrisk signal tillförs och tas bort.

Varje omkopplare har bara två lägen: stängd och öppen. Vi associerar switch X med en logisk variabel x, som tar värdet 1 om och endast om switch X är sluten och kretsen leder ström; om omkopplaren är öppen är x noll.

Två kretsar sägs vara ekvivalenta om ström passerar genom en av dem om och endast om den passerar genom den andra (med samma insignal).

Av två ekvivalenta kretsar är den enklare kretsen den vars konduktansfunktion innehåller ett mindre antal logiska operationer eller omkopplare.

När man överväger omkopplingskretsar uppstår två huvuduppgifter: syntes och analys av kretsen.

SYNTES AV SCHEMA enligt de givna villkoren för dess drift reduceras till följande tre steg:

1. kompilering av en konduktivitetsfunktion med användning av en sanningstabell som återspeglar dessa förhållanden;

2. förenkla denna funktion;

3. konstruera ett lämpligt diagram.

SCHEMAANALYS kommer ner på:

1. bestämma värdena för dess konduktivitetsfunktion för alla möjliga uppsättningar av variabler som ingår i denna funktion.

2. få en förenklad formel.

Konstruktion av logiska kretsar

Som regel utförs konstruktionen och beräkningen av varje krets med början från dess utgång. Låt oss säga att vi får ett booleskt uttryck:

F = BA + B A + C B.

Första steget: logisk addition, logisk ELLER-operation utförs, med beaktande av funktionerna B A, B A och C B som indatavariabler:

Andra steget: logiska OCH-element är anslutna till OR-elementets ingångar, vars ingångsvariabler redan är A, B, C och deras inversioner:

Tredje steget: för att erhålla inversionerna A och B, installeras växelriktare vid motsvarande ingångar:

B 1 B&

Denna konstruktion är baserad på följande funktion: eftersom värdena för logiska funktioner bara kan vara nollor och ettor, kan alla logiska funktioner representeras som argument till andra mer komplexa funktioner. Således utförs konstruktionen av en logisk krets från utgång till ingång.

2.1 Grundläggande definitioner

Elektroniska kretsar byggda enbart på logik kallas kombinationskretsar. Utgången eller utgångarna beror endast på kombinationen av variabler vid ingångarna.

I motsats till samma kretsar som innehåller minneselement (till exempel flip-flops), som kallas sekventiell. Sekventiell, eftersom utdata beror inte bara på kombinationen av variabler, utan också på minneselementens tillstånd (sekvensen av att skriva till dem).

Det finns tre huvudtyper av logiska element: 1 Utför en additionsoperation (adderare). Åtskiljande.

			F = x1 + x2
							F = x1 + x 2 + ... + x n

2 Utför en multiplikationsoperation. Samband.

F = x1 x 2 ... x n

						F = x1 x2

3 Utför negation.

F=x

Logiska element som implementerar dessa operationer kallas enklast, och de som innehåller flera enklaste kallas kombinerade.

De flesta av de logiska delarna av addition och multiplikation utförs med negation. Deras typiska egenskaper i statiskt läge visas i figur 2.1.

U pom+ U pom−

Figur 2.1 – Statiska egenskaper hos logiska element med negation

U pom + – interferens som tar det logiska elementet ur ett stabilt tillstånd

M till början av det aktiva området vid punkt A (se figur 2.1).

U pom - är en interferens som tar bort N från ett stabilt tillstånd vid foten av det aktiva området i punkt B.

U är den aktiva regionen, arbetspunkten i denna region flyttas abrupt,

Och De flesta logiska element har en tidsgräns för driftpunkten att vara i detta område. Inuti, mellan punkterna A och B, kan endast radioamatörer ställa in driftspunkten.

Beroende på de digitala värdena U pom +, U pom - särskiljs tre typer av logiska kretsar:

- låg brusimmunitet (0,3÷0,4 bråkdelar av en volt);

- genomsnittlig brusimmunitet (0,4÷1 V);

- hög brusimmunitet (över 1 V).

TILL kretsar med hög brusimmunitet inkluderar diodlogiska kretsar (upp till flera kV); maskinlogik (10÷15 V); komplementär logisk CMOS (6÷8 V).

Baserat på prestanda finns det fyra typer:

- Latenstid mindre än 5 ns – ultrasnabb;

- 5÷10 ns – höghastighetslogik;

- 10÷50 ns – låg hastighet;

- mer än 50 ns – långsamt verkande logiska kretsar.

En viktig parameter är strömförbrukningen.

1 Mikrokraftslogikkretsar sträcker sig från en till tiotals mikrowatt per förpackning. Vanligtvis detta CMOS-logik (se CMOS-omkopplare) eller logik med insprutningseffekt.

2 Logik med genomsnittlig strömförbrukning från en till tiotals mW per paket. Vanligtvis detta TTL logik.

3 Logik med hög strömförbrukning (hundratals mW per paket).

Tidigare fanns det en tendens: ju högre förbrukning, desto högre hastighet, eftersom elementen i transistorer av olika typer växlar snabbast i den aktiva regionen (i detta område den högsta förbrukningen).

Markera

– diodlogiska kretsar (den enklaste);

– transistor-transistor(TTL-logik);

– sändaransluten logik (ESL) är en typ av TTL, skillnaden ligger i emitteranslutningarna, läge och negativ strömförsörjning, därför kallas logiken även negativ i motsats till den positiva logiska TTL (+2...5V). För att ansluta och koordinera dem med varandra används PU-matchningskretsar (nivåomvandlare K500, PU124, PU125, K176 PU1, PU10).

– logik med insprutningskraft OCH 2 L – en typ av TTL-logik (I2 – integrerad med insprutningseffekt).

– CMOS-logik är en typ av TTL, men på UT med olika typer av konduktivitet.

– OPTL - (optokopplaranslutningar, transistorlogik) ger galvanisk isolering.

– PTS-logik som använder Schottky-fälteffekttransistorer.

– logiska matriser.

Enligt temperaturreserven skiljer de

– mikrokretsar med bred användning med ett temperaturområde-10°С…+70°С

– mikrokretsar för speciella applikationer-60°С… +125°С

Utmärks även av antalet ingångar och lastkapacitet

– med ett litet antal ingångar m till tio

– med ett stort antal ingångar - över tio

– med en låg lastkapacitet n lika med ett.

Lastkapacitet avser antalet liknande logiska kretsar som kan anslutas till utgången på exakt samma logikkrets. Passiva logiska kretsar har låg belastningskapacitet.

– med en genomsnittlig lastkapacitet på n till tio

– med hög lastkapacitet n>10

2.2 Diodlogiska kretsar

Dessa är de enklaste kretsarna och har den högsta brusimmuniteten. Antalet ingångar når i genomsnitt tio. Belastningen är vanligtvis ett element. Det betyder att belastningen är exakt samma LE. Låg belastningskapacitet eftersom dessa kretsar är passiva finns det inga effektförstärkare. Frekvensområdet är lågt (upp till 1 MHz), eftersom kombinerade parallella diodingångar är likvärdiga med att kombinera parallella kondensatorer som laddar och laddar ur. Detta tar tid och minskar prestandan.

Figur 2.2 visar en diodlogikadditionskrets.

Figur 2.2 – Diodlogisk additionskrets

Det finns två möjliga tillstånd:

1 Ingångarna är anslutna till jord via öppna utgångar från samma logikkretsar. Detta tillstånd anses ibland vara likvärdigt med att ansluta alla ingångar till jord genom ledare.

2 För att öppna dioderna är det nödvändigt att applicera en spänning vars nivå är flera gånger högre än diodernas dödzon.

5 V är den lägsta standardspänningen, men den kan vara 500 V och 5 kV om dioderna är högspända. I det här fallet kan lastkapaciteten vara större än en, men förbrukningen av kretsar blir stor.

Schemat fungerar enligt följande. Vi antar att en hög spänningsnivå, kallad en, tillförs ingång X1. Denna nivå måste komma från utgången från exakt samma logikkrets, eller på något annat sätt som simulerar samma förhållanden. Men eftersom en endast matas till ingång X1, måste de återstående ingångarna X2...Xn ha nollor. De måste också organiseras av utgångar från samma logiska kretsar. I det enklaste fallet kan dessa vara ledare (byglar) som kopplar ingångarna X2...Xn till jord. Följaktligen kommer dioden VD1 att vara öppen, den höga nivån av X1 passerar genom VD1 till utgången, vid vilken denna höga nivå också allokeras, från vilken spänningsfallet över dioden subtraheras. De där. utgången kommer att ha en mindre hög nivå, men den kallas en. Dioderna VD2...VDn kommer att vara stängda vid denna tidpunkt, eftersom ingångarna X2...Xn har låga nivåer, deras barriärkapacitanser är parallellkopplade och ackumulerar laddning.

Om du nu applicerar en hög nivå på ingång X2, så kommer VD2 att öppnas men tillståndet för utgång F kommer knappast att ändras, d.v.s. det återstår en hög nivå - en. Samma sak kommer att hända om en appliceras på alla ingångar samtidigt. Sålunda är den logiska additionsoperationen uppfylld.

Principen för dualitet här är att om de låga nivåerna vid ingångarna och vid utgången kallas ettor, kommer denna logiska additionskrets att utföra den logiska multiplikationsoperationen (se figur 2.2).

LOGISKA ELEMENT

Allmän information.

Det noterades ovan att logiska funktioner och deras argument tar värdet log.0 och log.1. Man bör komma ihåg att i enheter log.0 och log.1 motsvarar en spänning av en viss nivå (eller form). De vanligaste är två metoder för fysisk representation av log.0 och log.1: potential och impuls.

I potentialformen (fig. 2.1, a och 2.1, b) används en spänning på två nivåer för att representera log.0 och log.1: den höga nivån motsvarar log.1 ( nivålogg.1) och den låga nivån motsvarar log.0 ( nivå log.0). Detta sätt att representera värdena för logiska storheter kallas positiv logik. Det är relativt sällsynt att använda den så kallade negativa logiken, där log.1 är satt till en låg spänningsnivå och log.0 till en hög nivå. I det följande kommer vi, om inte annat anges, endast använda positiv logik.

Med en pulsform motsvarar log.1 närvaron av en puls, och logisk 0 motsvarar frånvaron av en puls (fig. 2.1, c).

Observera att om informationen som motsvarar signalen (log.1 eller log.0) i en potentialform kan bestämmas nästan när som helst, så fastställs i en pulsad form överensstämmelsen mellan spänningsnivån och värdet på det logiska värdet. vid vissa diskreta ögonblick i tiden (de så kallade klockmomenten), indikerade i fig. 2.1, i heltal t = 0, 1, 2,...

Allmänna beteckningar på logiska element.

Logiska grindar baserade på OCH, ELLER, INTE på diskreta komponenter.

diodelement ELLER (montering)

En diodbaserad ELLER-grind har två eller flera ingångar och en utgång. Elementet kan arbeta med både potential- och impulsrepresentation av logiska storheter.

I fig. Figur 2.2a visar ett diagram över ett diodelement för att arbeta med potentialer och pulser med positiv polaritet. Vid användning av negativ logik och negativa potentialer, eller pulser med negativ polaritet, är det nödvändigt att ändra diodernas polaritet, som visas i figur 2.2,b.

Låt oss överväga kretsens funktion i fig. 2.2,a. Om en puls (eller hög potential) verkar på endast en ingång, så öppnas dioden som är ansluten till denna ingång och pulsen (eller hög potential) sänds genom den öppna dioden till motståndet R. I detta fall är en spänning av polariteten kl. där dioderna i kretsarna är bildade på motståndet R de återstående ingångarna är föremål för spärrspänningen.

ris. 2.2.

Om signaler som motsvarar logik 1 tas emot samtidigt på flera ingångar, då om nivåerna för dessa signaler är strikt lika, kommer alla dioder som är anslutna till dessa ingångar att öppnas.

Om resistansen hos den öppna dioden är liten jämfört med resistansen hos motståndet R, kommer utspänningsnivån att vara nära ingångssignalnivån, oavsett hur många ingångar logisk 1-signalen är aktiv på samtidigt.

Observera att om nivåerna på ingångssignalerna skiljer sig, öppnas endast dioden på ingången vars signalnivå är högst. En spänning genereras över motståndet R som är nära den högsta av de spänningar som verkar vid ingångarna. Alla andra dioder stänger, kopplar bort källor med låga signalnivåer från utgången.

Således genereras en signal motsvarande logik 1 vid utgången av elementet om logik 1 är aktiv vid åtminstone en av ingångarna. Därför implementerar elementet disjunktionsoperationen (OR-operationen).

Låt oss överväga faktorerna som påverkar formen på utpulsen. Låt elementet ha n ingångar och en av dem matas med en rektangulär spänningspuls från en källa med utgångsresistans Rout. Dioden som är ansluten till denna ingång är öppen och representerar ett lågt motstånd. De separata dioderna är stängda, kapacitanserna C för deras p-n-övergångar genom utgångsresistanserna från de källor som är anslutna till ingångarna visar sig vara anslutna parallellt med elementets utgång. Tillsammans med last- och installationskapacitansen C n bildas någon ekvivalent kapacitans C eq = C d + (n-1) Cd, parallellkopplad R (Fig. 2.3, a).

I det ögonblick som en puls appliceras på ingången, på grund av kapacitansen Cec, kan utspänningen inte öka abrupt; den växer exponentiellt med tidskonstanten

(sedan R ut< R), стремясь к значению U вх R/(R + R вых).

ris. 2.3.

I det ögonblick som ingångspulsen slutar kan spänningen över den laddade kondensatorn C eq inte sjunka abrupt; den minskar exponentiellt med en tidskonstant (vid denna tidpunkt är alla dioder stängda); därför att cutoff-varaktigheten för utgångspulsen är längre än varaktigheten för dess front (fig. 2.3, b). Applicering av nästa puls på elementets ingång är tillåten först efter att restspänningen vid utgången från verkan av föregående puls minskar till ett visst litet värde. Därför kräver ett långsamt fall i utspänningen en ökning av klockintervallet och orsakar därför en minskning av prestanda.

diodelement AND (matchningskrets)

En AND-grind har en utgång och två eller flera ingångar. OCH-diodelementet kan arbeta med information som presenteras i både potential- och pulsform.

Figur 2.4a visar kretsen som används för positiva inspänningar. Vid användning av negativ logik och negativ ingångsspänning, eller pulser med negativ polaritet, är det nödvändigt att ändra polariteten på strömförsörjningsspänningen och diodernas polaritet (fig. 2.4b).

ris. 2.4.

Låt en av ingångarna på kretsen i Fig. 2.4a ha en låg spänningsnivå som motsvarar log.0-nivån. Strömmen kommer att stängas i kretsen från källa E genom motstånd R, en öppen diod och en låg inspänningskälla. Eftersom resistansen hos en öppen diod är låg, kommer en låg potential från ingången att överföras genom den öppna dioden till utgången. Dioderna kopplade till de återstående ingångarna, som utsätts för en hög spänningsnivå, visar sig vara stängda. Spänningen som verkar på dioden kan bestämmas genom att summera spänningarna när kretsen förbikopplas utanför dioden från dess anod till katoden. Med denna bypass är spänningen på dioden lika med U d = U ut - U in. Sålunda är utspänningen som appliceras på diodernas anoder positiv för dem, och tenderar att öppna dioderna; inspänningen som appliceras på katoden är negativ, vilket tenderar att stänga dioden. Och om du är ute< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.

Således, om åtminstone en av ingångarna har en lågnivåspänning (log.0), så genereras en lågnivåspänning (log.0) vid elementets utgång.

Låt högnivåspänningar fungera vid alla ingångar (log.1). De kan skilja sig något i betydelse. I detta fall kommer dioden som är ansluten till ingången med en lägre spänning att vara öppen. Denna spänning kommer att överföras genom dioden till utgången. De återstående dioderna kommer att vara praktiskt taget stängda. Utspänningen kommer att ställas in på en hög nivå (log.1).

Följaktligen sätts en logisk 1-nivåspänning vid utgången av elementet om och endast om en logisk 1-nivåspänning fungerar vid alla ingångar. Således ser vi till att elementet utför den logiska OCH-operationen.

Låt oss överväga formen på utgångspulsen (Fig. 2.5).

Vi kommer att anta att något ekvivalent kapacitivt element C eq är anslutet till utgången, vars kapacitans inkluderar kapacitanserna för lasten, installationen och slutna dioder. I det ögonblick som en spänningspuls appliceras samtidigt på alla ingångar, kan spänningen vid C eq (vid utgången av elementet) inte öka abrupt. Alla dioder visar sig initialt vara stängda av ingångsspänningar, som är negativa för dioderna. Därför kommer ingångssignalkällor att kopplas bort från C eq. Kondensator C eq laddas från källan E genom motståndet R. Spänningen vid kondensatorn (och därför vid elementets utgång) växer exponentiellt med en tidskonstant (fig. 2.5b). I det ögonblick då uout överskrider den lägsta inspänningen, öppnas motsvarande diod och tillväxten av uin kommer att stoppa. Strömmen från källan E, tidigare stängd genom Ceq, kopplas in i den öppna diodkretsen.

ris. 2.5.

I det ögonblick som ingångspulserna slutar öppnas alla dioder med en positiv spänning uout för dem. En relativt snabb urladdning av Ceq sker genom öppna dioder och låga utgångsresistanser från ingångssignalkällor. Utspänningen minskar exponentiellt med en liten tidskonstant.

En jämförelse av formerna på utgångspulserna från diodelementen OR och AND visar att i ELLER-elementet är avskärningen av pulsen mer utsträckt, och i OCH-elementet är dess front mer utsträckt.

transistorelement INTE (växelriktare)

ris. 2.6.

Operationen kan inte implementeras av nyckelelementet som visas i fig. 2.6, a. Man bör komma ihåg att detta element endast utför NOT-operationen på den potentiella formen av representation av logiska värden. När insignalnivån är låg, motsvarande log.0, stängs transistorn och en högnivåspänning E (log1) sätts vid dess utgång. Och vice versa, vid en hög inspänningsnivå (log.1 nivå), är transistorn mättad, och en spänning nära noll ställs in på dess utgång (log.0 nivå). Grafer över in- och utspänningar presenteras i fig. 2,6, b.

Integrerade logiska element i NAND-basen och deras parametrar.

Integrala logiska element används i den potentiella formen av att representera logiska storheter.

Diagrammet för ett integrerat element AND-NOT typ DTL visas i fig. 2.7. Ett element kan delas upp i två funktionsdelar kopplade i serie. Ingångskvantiteterna tillförs den del som är en diod OCH-grind Den andra delen av elementet, gjord på en transistor, är en inverterare (som utför NOT-operationen). Således utför elementet sekventiellt de logiska operationerna AND och NOT och implementerar därför som helhet den logiska AND-NOT-operationen.

Om en högnivåspänning (log.1) fungerar vid alla ingångar på elementet, genereras en högnivåspänning vid utgången av den första delen av kretsen (vid punkt A). Denna spänning överförs genom VD-dioderna till transistorns ingång, som är i mättnadsläge; vid utgången av elementet är spänningen låg (log 0).

ris. 2.7.

Om åtminstone en av ingångarna har en lågnivåspänning (log.0), så bildas en lågnivåspänning (nära noll) vid punkt A, transistorn är stängd och en högnivåspänning (log.1 ) är vid utgången av elementet. Driften av diodelementet AND i den integrerade versionen skiljer sig från driften av samma element som diskuterats ovan på diskreta komponenter genom att när logik 1 appliceras samtidigt på alla ingångar, visar sig alla dioder vara stängda. På grund av detta reduceras strömförbrukningen från källan som matar inspänningen till log.1 till ett mycket litet värde.

Låt oss ta en närmare titt på funktionen för inverterdelen av elementet. Först, låt oss notera några funktioner hos integrerade kretstransistorer. Mikrokretsarna använder kiseltransistorer av typen n-p-n (i detta fall har kollektormatningsspänningen positiv polaritet och transistorn öppnar när det finns en positiv spänning mellan basen och emittern). I fig. Figur 2.8 visar ett typiskt beroende av kollektorströmmen på spänningen mellan basen och emittern i aktivt läge. Det speciella med denna egenskap är att praktiskt taget börjar transistorn att öppnas vid relativt höga värden på basspänningen (vanligtvis överstiger 0,6 V). Denna funktion låter dig klara dig utan källor till basförspänning, eftersom även vid positiva spänningar vid basen av tiondels volt visar sig transistorn vara praktiskt taget stängd. Slutligen är en annan egenskap hos mikrokretstransistorn att spänningen mellan kollektorn och emittern i mättnadsläge är relativt hög (den kan vara 0,4 V eller högre).

ris. 2.8.

Låt signalerna till ingångarna på ett logiskt element matas från utgångarna från liknande element. Låt oss ta log.1-spänningen lika med 2,6 V, log.0-spänningen lika med 0,6 V, spänningen på de öppna dioderna och bas-emitterspänningen för den mättade transistorn lika med 0,8 V.

När en spänning på 2,6 V (log 1 nivå) appliceras på alla ingångar (se fig. 2.7), stänger dioderna vid ingångarna, strömmen från källan E 1 genom motståndet R 1, dioderna VD passerar in i basen av transistorn, ställ in transistorn i mättnadsläge . En lågnivåspänning på 0,6 V (lognivå 0) genereras vid elementets utgång. Spänningen U A är lika med summan av spänningarna på dioderna VD och spänningen U BE: 3 0,8 = 2,4 V. Således är ingångsdioderna under en omvänd spänning på 0,2 V.

Om åtminstone en av ingångarna matas med en lågnivåspänning på 0,6 V (lognivå 0), så sluts strömmen från källan E 1 genom motståndet R 1, en öppen ingångsdiod och ingångssignalkällan. I detta fall är U A = 0,8 + 0,6 = 1,4 V. Vid denna spänning stängs transistorn av på grund av förspänningen som tillhandahålls av VD-dioderna (dessa dioder kallas förspänningsdioder). Strömmen från källan E 1, som flyter genom motståndet R 1, dioderna VD och motståndet R 2, skapar ett spänningsfall på förspänningsdioderna nära U A. Spänningen U BE är positiv, men betydligt mindre än 0,6 V, och transistorn är stängd.

AND-NOT-element i diod-transistorlogik (DTL)

Grundkretsen för elementet som visas i fig. 2.9, liksom kretsen för DTL-elementet som diskuterats ovan, består av två funktionella delar kopplade i serie: en krets som utför OCH-operationen och en växelriktarkrets. Ett särdrag för konstruktionen av OCH-kretsen i TTL-elementet är att den använder en multi-emittertransistor MT, som ersätter en grupp ingångsdioder i DTL-kretsen. Emitterövergångarna hos MT:n fungerar som ingångsdioder, och kollektorövergången fungerar som en förspänningsdiod i transistorbaskretsen för den inverterande delen av elementkretsen.

När man överväger MT:s funktionsprincip kan den föreställas att den består av individuella transistorer med kombinerade baser och kollektorer, som visas i fig. 2.9, b.

ris. 2.9

Låt en logisk 1-nivåspänning (3,2 V) appliceras på alla ingångar på elementet. Den möjliga fördelningen av potentialer vid enskilda punkter i kretsen visas i fig. 2.10a. Emitterövergångarna MT visar sig vara omvända förspända (emitterpotentialerna är högre än baspotentialerna), kollektorövergången MT är tvärtom förspänd i framåtriktningen (kollektorpotentialen är lägre än baspotentialen). Således kan MT representeras av transistorer som arbetar i aktivt läge med invers omkoppling (vid sådan omkoppling byter emitter och kollektor roller). Multi-emittertransistorn är utformad på ett sådant sätt att dess förstärkning i invers anslutning är mycket mindre än enhet. Därför väljer sändare en liten ström från ingångssignalkällor (till skillnad från DTL-element, där denna ström genom slutna ingångsdioder praktiskt taget är noll). Basströmmen MT flyter genom kollektorövergången in i basen av transistorn VT och håller den senare i mättnadsläge. Utspänningen är inställd på en låg nivå (log.0).

ris. 2.10.

Låt oss överväga ett annat tillstånd i kretsen. Låt minst en av ingångarna ha en spänningsnivå på log.0. Den resulterande potentialfördelningen visas i fig. 2.10b. MT-baspotentialen är högre än emitter- och kollektorpotentialen. Följaktligen är båda korsningarna, emitter och kollektor, framåtspända och MT är i mättnadsläge. Hela basströmmen för MT stängs genom emitterövergångarna. Spänningen mellan emittern och kollektorn är nära noll, och lågspänningsnivån som verkar på emittern överförs genom MT till basen av transistorn VT. Transistor VT är stängd, utspänningsnivån är hög (log nivå 1). I detta fall stängs nästan hela basströmmen för MT:n genom den framåtspända emitterövergången hos MT:n.

Grundläggande parametrar för integrerade logiska element

Låt oss titta på huvudparametrarna och sätten att förbättra dem.

Input pooling faktor bestämmer antalet elementingångar som är avsedda att tillhandahålla logiska variabler. Ett element med en stor ingångskombinationskoefficient har bredare logiska möjligheter.

Lastkapacitet (eller output fanout-förhållande) bestämmer antalet ingångar för liknande element som kan kopplas till utgången av ett givet element. Ju högre lastkapacitet elementen har, desto färre antal element kan behövas när man bygger en digital enhet.

För att öka lastkapaciteten i DTL och TTL används en komplicerad krets av den inverterande delen. Diagrammet för ett element med en av varianterna av en komplex växelriktare visas i Fig. 2.11.

ris. 2.11

Figur 2.11a illustrerar det aktiverade elementläget. Om alla ingångar har en logisk nivåspänning på 1, matas all ström som flyter genom motståndet R1 till basen av transistorn VT2. Transistor VT2 öppnas och går in i mättnadsläge. Emitterströmmen från transistor VT2 flödar in i basen av transistor VT5 och håller denna transistor öppen. Transistorerna VT3 och VT4 är stängda, eftersom vid emitterövergången för var och en av dem appliceras en spänning på 0,3 V, vilket är otillräckligt för att öppna transistorerna.

I fig. 2.11b visar läget för elementet som stängs av. Om minst en av ingångarna har en spänningsnivå på log.0, så kopplas strömmen av motståndet R1 helt till ingångskretsen. Transistorerna VT2 och VT5 stänger, utspänningen är på log.1 nivå. Transistorerna VT3, VT4 arbetar i två seriekopplade emitterföljare, vars ingång matas med ström genom motståndet R2, och emitterströmmen från transient VT4 driver belastningen.

När elementet med en enkel växelriktare stängs av, tillförs ström till lasten från strömkällan genom ett kollektormotstånd Rк med högt motstånd (se fig. 2.11b). Detta motstånd begränsar det maximala strömvärdet i belastningen (när belastningsströmmen ökar, ökar spänningsfallet över Rk, utgångsspänningen minskar). I ett element med en komplex växelriktare matas emitterströmmen från transistor VT4, som arbetar i en emitterföljarkrets, till lasten. Eftersom utgångsresistansen från emitterföljaren är liten är utspänningen mindre beroende av belastningsströmmen och stora värden på belastningsströmmen är tillåtna.

Prestandalogiska element är en av de viktigaste parametrarna för logiska element; den uppskattas av fördröjningen i signalutbredning från elementets ingång till utgången.

Figur 2.12 visar formen på in- och utsignalerna för det logiska elementet (växelriktaren): t 1.0 3 - fördröjningstid för omkoppling av elementutgången från tillstånd 1 till tillstånd 0; t 0.1 3 - omkopplingsfördröjning från läge 0 till läge 1. Som framgår av figuren mäts fördröjningstiden vid en medelvärdesnivå mellan log.0- och log.1-nivåerna. Den genomsnittliga signalutbredningsfördröjningen t з av = 0,5 (t 0,1 3 + t 1,0 3). Denna parameter används för att beräkna utbredningsfördröjningen för signaler i komplexa logiska kretsar.

ris. 2.12

Låt oss överväga faktorerna som påverkar prestandan hos ett logiskt element och metoder för att öka prestandan.

För att öka växlingshastigheten för transistorer i elementet är det nödvändigt att använda högre frekvenstransistorer och växla transistorerna med stora styrströmmar i baskretsen; en betydande minskning av fördröjningstiden uppnås genom användning av ett mättat driftsätt för transistorer (i detta fall, den tid som krävs för resorption av minoritetsbärare i basen när transistorerna är avstängda) elimineras.

ris. 2.13

Denna process kan påskyndas med följande metoder:

· en minskning av R (och därför en minskning av tidskonstanten); men samtidigt ökar strömmen och den effekt som förbrukas från strömkällan;

· användning av små spänningsfall i elementet;

· användningen av ett emitterföljarelement vid utgången, vilket minskar påverkan av lastkapacitans.

Nedan, när de logiska elementen i emitterkopplad logik beskrivs, visas användningen av dessa metoder för att öka hastigheten på elementen.

ris. 2.13

Brusimmunitet bestäms av det maximala värdet av interferens som inte orsakar avbrott i elementets funktion.

För att kvantitativt bedöma brusimmunitet kommer vi att använda den så kallade överföringskarakteristik logiskt element (växelriktare). Figur 2.14 visar en typisk form av denna egenskap.

ris. 2.14

Överföringskarakteristiken är utgångsspänningens beroende av ingången. För att erhålla det är det nödvändigt att ansluta alla ingångar till det logiska elementet och, genom att ändra utspänningen, markera motsvarande utspänningsvärden.

När inspänningen ökar från noll till tröskelnivån log.0 U 0 p, minskar utspänningen från nivån log.1 U 1 min. En ytterligare ökning av input leder till en kraftig minskning av output. Vid stora inspänningsvärden som överstiger tröskelnivån log.1 U 0 max. Sålunda, under normal drift av elementet i statiskt (stabilt) läge, är ingångsspänningarna U 0 p oacceptabla< u вх

Acceptabelt brus anses vara de som, när de överlagras på inspänningen, inte kommer att föra in den i området med oacceptabla värden U 0 p< u вх

Emitter-kopplad logisk gate

En typisk krets för ett integrerat element av emitterkopplad logik visas i fig. 2.15.

ris. 2.15.

Transistorer VT 0, VT 1, VT 2, VT 3 arbetar i strömbrytarkretsen, transistorer VT 4, VT 5 - i utgående emitterföljare. Diagrammet visar potentialvärdena vid olika punkter när en spänningsnivå på log.1 appliceras på ingången; Värdena för potentialerna för samma punkter är omgivna inom parentes för fallet när en spänningsnivå på log.0 appliceras på alla ingångar till elementet. Värdena för dessa potentialer motsvarar följande nivåer:

· matningsspänning Ek = 5 V;

· logisk nivå 1 U 1 = 4,3 V;

· logisk nivå 1 U 0 = 3,5 V;

· spänningen mellan basen och emittern för den öppna transistorn U är = 0,7 V.

Låt oss överväga funktionsprincipen för det integrerade logiska elementet ESL (se fig. 2.15).

Låt spänningen U 1 = 4,3 V appliceras på In 1. Transistorn VT 1 är öppen; emitterströmmen för denna transistor skapar ett spänningsfall över motståndet R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; kollektorströmmen skapar en spänning U Rк1 = 0,8 V på motståndet Rk1; spänning vid transistorns kollektor U b = Ek - U Rk1 = 5 - 0,8 = 4,2 V.

Spänning mellan basen och emittern hos transistorn VT 0 U vara VT0 = U - U a = 3,9 - 3,6 = 0,3 V; denna spänning räcker inte för att öppna transistorn VT 0. Sålunda leder det öppna tillståndet för någon av transistorerna VT 1, VT 2, VT 3 till det stängda tillståndet för transistorn VT 0. Strömmen genom motståndet Rk2 är mycket liten (endast basströmmen för transistorn VT 5 flyter) och spänningen vid kollektorn VT 0.

Låt oss överväga ett annat tillstånd av det logiska elementet. Låt en spänning på log.0 U 0 = 3,5 V verka vid alla ingångar. I detta fall visar sig transistorn VT 0 vara öppen (av alla transistorer vars emitters är kombinerade öppnar den med den högre spänningen vid sin bas ); Ua = U - U be = 3,9 - 0,7 = 3,2 V; spänningen mellan basen och emittern hos transistorerna VT 1, VT 2, VT 3 är lika med U be VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 V och dessa transistorer är stängda; Ub = 5 V; U in = 4,2 V.

Spänningar från punkterna b och c överförs till elementets utgångar genom emitterrepeater; i detta fall minskar spänningsnivån med värdet U be = 0,7 V. Låt oss vara uppmärksamma på det viktiga faktum att spänningarna vid utgångarna är lika med U 1 (4,3 V) eller U 0 (3,5 V).

Låt oss ta reda på vilken logisk funktion som bildas vid elementets utgång.

Vid punkten vid och vid Out 2 genereras en lågnivåspänning när transistorn VT 0 är öppen, dvs. i fallet där x 1 = 0, x 2 = 0, x 3 = 0. För alla andra kombinationer av ingångsvariabelvärden är transistorn VT 0 stängd och en högnivåspänning genereras vid Out 2. Det följer av detta att en disjunktion av variabler x 1 Vx 1 Vx 1 bildas vid Out 2. OR-NOT-funktionen bildas vid Out 1.

Därför utför den logiska grinden NOR- och ELLER-operationer.

I ESL-mikrokretsar görs punkt g gemensam, och punkt d ansluts till en strömkälla med en spänning på -5V. I detta fall reduceras potentialerna för alla punkter i kretsen till 5 V.

Det övervägda logiska elementet tillhör klassen av de snabbast verkande elementen (kort signalutbredningsfördröjningstid) säkerställs av följande faktorer: öppna transistorer är i aktivt läge (inte i mättnadsläge); användningen av sändarföljare vid utgångarna påskyndar processen att ladda om kondensatorerna som är anslutna till utgångarna; transistorer är anslutna enligt en gemensam basomkopplingskrets, vilket förbättrar transistorernas frekvensegenskaper och påskyndar processen att byta dem; Skillnaden i logiska nivåer U 1 - U 0 = 0,8 V valdes att vara liten (dock leder detta till en relativt låg brusimmunitet hos elementet).

Logiska element baserade på MOS-transistorer

ris. 2.16

I fig. Figur 2.16 visar ett diagram över ett logiskt element med en inducerad kanal av typ n (den så kallade n MIS-teknologin). Huvudtransistorerna VT 1 och VT 2 är seriekopplade, transistorn VT 3 fungerar som en last. I det fall då en hög spänning U 1 appliceras vid båda ingångarna på elementet (x 1 = 1, x 2 = 1), är båda transistorerna VT 1 och VT 2 öppna och en låg spänning U 0 sätts vid utgången. I alla andra fall är åtminstone en av transistorerna VT 1 eller VT 2 stängd och spänningen U1 är inställd på utgången. Således utför elementet den logiska AND-NOT-funktionen.

ris. 2.17

I fig. Figur 2.17 visar ett diagram över OR-NOT-elementet. En lågspänning U 0 sätts vid dess utgång om åtminstone en av ingångarna har en högspänning U 1 , vilket öppnar en av huvudtransistorerna VT 1 och VT 2 .

ris. 2.18

Visat i fig. 2.18-diagrammet är ett diagram över NOR-NOT-elementet i KMDP-tekniken. I den är transistorerna VT 1 och VT 2 de viktigaste, transistorerna VT 3 och VT 4 är belastningarna. Låt högspänning U 1. I detta fall är transistorn VT 2 öppen, transistorn VT 4 är stängd och oberoende av spänningsnivån på den andra ingången och tillståndet för de återstående transistorerna sätts en låg spänning U 0 vid utgången. Elementet implementerar den logiska OR-NOT-operationen.

CMPD-kretsen kännetecknas av mycket låg strömförbrukning (och därmed ström) från nätaggregat.

Logiska element i integrerad injektionslogik

ris. 2.19

I fig. Figur 2.19 visar topologin för det logiska elementet i den integrerade injektionslogiken (I 2 L). För att skapa en sådan struktur krävs två faser av diffusion i kisel med ledningsförmåga av n-typ: under den första fasen bildas områdena p 1 och p 2, och under den andra fasen bildas regioner n 2.

Elementet har strukturen p 1 -n 1 - p 2 - n 1 . Det är bekvämt att överväga en sådan fyrskiktsstruktur genom att föreställa sig den som en anslutning av två konventionella treskiktstransistorstrukturer:

sid 1 - n 1 - sid 2 n 1 - sid 2 - n 1

Diagrammet som motsvarar denna representation visas i fig. 2.20, a. Låt oss överväga elementets funktion enligt detta schema.

ris. 2.20

Transistor VT 2 med en struktur av typen n 1 -p 2 -n 1 utför funktionerna hos en växelriktare med flera utgångar (varje kollektor bildar en separat utgång av ett element enligt en öppen kollektorkrets).

Transistor VT 2, kallad injektor, har en struktur som p 1 -n 1 -p 2 . Eftersom arean ni för dessa transistorer är gemensam, måste emittern hos transistorn VT2 vara ansluten till basen av transistorn VT1; närvaron av ett gemensamt område p 2 leder till behovet av att ansluta basen på transistorn VT 2 med kollektorn på transistorn VT 1. Detta skapar en förbindelse mellan transistorerna VT 1 och VT 2, som visas i fig. 2.20a.

Eftersom emittern hos transistorn VT 1 har en positiv potential och basen har nollpotential, är emitterövergången framåtspänd och transistorn är öppen.

Kollektorströmmen för denna transistor kan stängas antingen genom transistor VT 3 (omriktare för föregående element) eller genom emitterövergången till transistor VT 2.

Om det föregående logiska elementet är i öppet tillstånd (transistor VT 3 är öppen), så finns det vid ingången av detta element en låg spänningsnivå, som agerar på basis av VT 2, håller denna transistor i stängt tillstånd. Injektorströmmen VT 1 stängs genom transistorn VT 3. När det föregående logiska elementet är stängt (transistorn VT 3 är stängd), flödar kollektorströmmen för injektorn VT 1 in i basen av transistorn VT 2, och denna transistor är inställd på öppet tillstånd.

Sålunda, när VT 3 är stängd, är transistorn VT 2 öppen och omvänt, när VT 3 är öppen, är transistorn VT 2 stängd. Elementets öppna tillstånd motsvarar tillståndet log.0, och det stängda tillståndet motsvarar tillståndet log.1.

Injektorn är en likströmskälla (som kan vara gemensam för en grupp av element). Ofta använder de den konventionella grafiska beteckningen för ett element, som presenteras i fig. 2,21, b.

I fig. Figur 2.21a visar en krets som implementerar OR-NOT-operationen. Anslutningen av elementsamlare motsvarar driften av den så kallade installation I. Det räcker faktiskt att åtminstone ett av elementen är i öppet tillstånd (log.0-tillstånd), då kommer injektorströmmen för nästa element att stängas genom den öppna växelriktaren och en låg log.0-nivå kommer att etableras vid den kombinerade uteffekten av elementen. Följaktligen bildas vid denna utgång ett värde motsvarande det logiska uttrycket x 1 · x 2. Att tillämpa de Morgan-transformationen på den leder till uttrycket x 1 · x 2 = . Därför implementerar denna anslutning av element verkligen OR-NOT-operationen.

ris. 2.21

Logikelement OCH 2 L har följande fördelar:

· ge en hög grad av integration; vid tillverkning av I 2 L-kretsar används samma tekniska processer som vid tillverkning av integrerade kretsar på bipolära transistorer, men antalet tekniska operationer och de nödvändiga fotomaskerna är mindre;

· en reducerad spänning används (ca 1V);

· ge möjligheten att utbyta kraft över ett brett prestandaområde (strömförbrukningen kan ändras i flera storleksordningar, vilket på motsvarande sätt kommer att leda till en förändring i prestanda);

· överensstämmer väl med TTL-element.

I fig. Figur 2.21b visar ett diagram över övergången från I 2 L-elementen till TTL-elementet.

- Indataaggregationskoefficient K ca- antalet ingångar med vilka den logiska funktionen är implementerad.

- Utgångsfläktförhållande K gånger visar hur många logiska ingångar för enheter av samma serie som samtidigt kan anslutas till utgången på ett givet logiskt element.

- Prestanda kännetecknad av fördröjningstiden för signalutbredning genom LE och bestäms från grafer av ingångs- och utsignaler mot tiden (Figur 10). Det finns en skillnad i signalutbredningsfördröjningstid när LE är påslagen t 1,0 z.r., signalfördröjningstid när den är avstängd t 0,1 z.r. och genomsnittlig utbredningsfördröjningstid t 1,0 z.r. ons..

Figur 10 För att bestämma utbredningsfördröjningstiden för LE-signalen

Den genomsnittliga signalutbredningsfördröjningstiden är ett tidsintervall lika med halva summan av signalutbredningsfördröjningstiderna när det logiska elementet slås på och av:

t hälsa ons= (t 1,0 z.r.+ t 0,1 z.r.)/2

- Hög U-spänning 1 och lågt U 0 nivåer(inmatning U 1 inmatning och helger U 0 ut) och deras tillåtna instabilitet. Under U 1 och U 0 förstå de nominella spänningsvärdena "Log.1" och "Log.0"; instabilitet uttrycks i relativa enheter eller i procent.

- Tröskelspänningar höga U 1 porer och lågt U 0 pornivåer. Tröskelspänningen förstås vara den minsta ( U 1 sedan dess) eller störst ( U 0 sedan dess) värdet på motsvarande nivåer vid vilka övergången av det logiska elementet till ett annat tillstånd börjar. Dessa parametrar bestäms med hänsyn till spridningen av parametrar i motsvarande serie i driftstemperaturområdet; referensböcker ger ofta ett medelvärde U POR.

- Inströmmar I 0 i, jag 1 inmatning vid ingångsspänningar på låga respektive höga nivåer.

- Brusimmunitet. Statisk brusimmunitet bedöms baserat på överföringsegenskaperna för det logiska elementet som den minsta skillnaden mellan värdena för ut- och ingångssignalerna i förhållande till tröskelvärdet, med hänsyn till spridningen av parametrar i driftstemperaturområdet:

U- POM = U 1 ut.min – U POR

U+ POM = U POR – U 0 ut.min

Referensdata ger vanligtvis ett tillåtet störningsvärde, vilket inte växlar LE under acceptabla driftsförhållanden.

- Strömförbrukning P svett eller strömförbrukning jag svettas.

- Växla energi- arbete som lagts ner på att utföra en enda växling. Detta är en integrerad parameter som används för att jämföra mikrokretsar av olika serier och teknologier. Den återfinns som produkten av strömförbrukning och den genomsnittliga signalutbredningsfördröjningstiden.

3.2 Transistor-transistor logik

Transistor-transistor logik (TTL) element utgör grunden för medel- och höghastighetsmikrokretsar. Flera varianter av scheman med olika parametrar har utvecklats och används.

Figur 11 NAND-logikelement med en enkel a) och komplex b) växelriktare

3.2.1 TTL NAND-element med en enkel växelriktare

Ett sådant element inkluderar en multi-emittertransistor VT1 (Figur 11,a), som utför den logiska OCH-operationen, och en transistor VT2, som implementerar NOT-operationen.

Multi-emittertransistorn (MET) är grunden för TTL. Om det finns en krets vid ingångarna, d.v.s. MET-signalsändare U 0 =U CE.us Emitterövergångarna är framåtspända och en betydande basström flyter genom VT1 Jag B 1 =(E–U BE.us –U CE.us)/R B, tillräckligt för att transistorn ska vara i mättnadsläge. I detta fall är kollektor-emitterspänningen VT 1 U CE.us=0,2 V. Spänningen vid basen av transistor VT2 är lika med U 0 +U CE.us=2U CE.us<U BE.us och transistorn VT2 är stängd. Spänningen vid kretsens utgång motsvarar den logiska nivån "1". Kretsen kommer att vara i detta tillstånd så länge som signalen vid åtminstone en av ingångarna är lika med U 0 .

Om inspänningen höjs från nivån U 0 på alla ingångar samtidigt, eller på en av ingångarna, förutsatt att en logisk "1"-signal appliceras på de återstående ingångarna, då ökar inspänningen vid basen och när du är=U in+U CE.us=U BE.us och transistor VT2 öppnas. Som ett resultat kommer basströmmen VT2 att öka, vilket kommer att flöda från strömkällan genom motståndet Rb både kollektorövergången VT1 och transistorn VT2 kommer att gå in i mättnadsläge. Ytterligare ökning U VX kommer att leda till blockering av emitterövergångarna i transistor VT1, och som ett resultat kommer den att gå in i ett läge där kollektorövergången är förspänd i framåtriktningen och emitterövergången är förspänd i motsatt riktning (omvänt omkopplingsläge) . Kretsutgångsspänning U UT=U CE.us=U 0 (transistor VT2 i mättnad).

Således utför det betraktade elementet den logiska AND-NOT-operationen.

Den enklaste kretsen av ett TTL-element har ett antal nackdelar. När sådana element är seriekopplade, när sändare från andra liknande element är anslutna till elementets utgång, ökar strömmen som förbrukas från LE, och högnivåspänningen minskar (log. "1"). Därför har elementet en låg lastkapacitet. Detta beror på närvaron av stora emitterströmmar hos multi-emittertransistorn i inverst läge, som förbrukas från LE av lasttransistorer.

Dessutom har denna krets låg brusimmunitet med avseende på nivån av positiv störning: U+ POM = U BE.us –U 0 =U BE.us–2U CE.us. För att eliminera dessa brister används TTL-kretsar med en komplex växelriktare (Figur 11,b).

3.2.2 TTL-element med komplex växelriktare

En TTL-krets med en komplex växelriktare (Figur 11, b), precis som en krets med en enkel växelriktare, utför en logisk AND-NOT-operation. Om det finns spänning vid ingångarna, logga. "0" multi-emittertransistor VT1 är i mättnadsläge och transistor VT2 är stängd. Följaktligen är transistorn VT4 också stängd, eftersom ström inte flyter genom motståndet R4 och spänningen vid basen av VT4 Du bae 4 = "0". Transistor VT3 är öppen eftersom dess bas är ansluten till strömkälla E genom motstånd R2. Motståndet hos motståndet R3 är litet, så VT3 fungerar som en emitterföljare. Det logiska elementets belastningsström och utgångsspänningen som motsvarar lognivån strömmar genom transistorn VT3 och den öppna dioden VD. "1" är lika med matningsspänningen minus spänningsfallet U BE.us, spänningsfall över en öppen diod U d=U BE.us och ett litet spänningsfall över motståndet R2 från basströmmen VT2: U¹= E–2U CE.us– R 2 Jag B 2 = U n– 2U BE.us.

Den betraktade moden motsvarar sektion 1 av överföringskarakteristiken för TTL-logikelementet (Figur 12.a)

Figur 12 Egenskaper för den grundläggande LE-serien 155:

a – överföring, b – ingång.

När spänningen vid alla ingångar ökar, ökar potentialen för VT2-basen och när U VX=U 0 sedan dess transistor VT2 öppnar, kollektorström börjar flyta jag K 2 genom motstånd R2 och R4. Som ett resultat minskar basströmmen för VT3, spänningsfallet över den ökar och utspänningen minskar (avsnitt 2 i figur 12). Medan det finns ett spänningsfall över motståndet R4 U R 4 <U BE.us transistorn VT4 är stängd. När U VX=U¹ sedan dess =2U BE.us–U CE.us transistor VT4 öppnas. En ytterligare ökning av inspänningen leder till mättnad av VT2 och VT4 och övergången av VT1 till omvänt läge (avsnitt 3 i figur 12). I det här fallet, potentialen för punkten " A"(se figur 11, b) är lika med Ua=U BE.us+U CE.us, och poängen" b» - du är=U CE.us, därav, U ab=U a–du är=U BE.us. För att låsa upp transistor VT3 och diod VD1 behöver du U ab≥2U BE.us. Eftersom detta villkor inte är uppfyllt är VT3 och VD1 stängda och spänningen vid kretsens ingång är lika med U CE.us=U 0 (sektion 4 i figur 12).

Vid omkoppling finns det tidsperioder då både transistorerna VT3 och VT4 är öppna och strömstötar uppstår. För att begränsa amplituden för denna ström ingår ett motstånd med en liten resistans (R 3 = 100–160 Ohm) i kretsen.

Vid en negativ spänning på MET-sändare större än 2 V uppstår ett tunnelavbrott och inströmmen ökar kraftigt. För att skydda LE från effekterna av negativa störningar införs dioder VD2, VD3 i kretsen, som begränsar den till nivån 0,5–0,6V.

Med en positiv spänning större än (4–4,5) V ökar också inströmmen, därför för att förse LE-ingångarna med en log. "1" ingångarna kan inte anslutas till +5 V matningsspänning.

I den praktiska tillämpningen av LE TTL kan oanvända ingångar lämnas fria. Detta minskar dock brusimmuniteten på grund av effekten av störningar på lediga terminaler. Därför är de vanligtvis antingen kombinerade med varandra, om detta inte leder till ett överskott för föregående LE, eller anslutna till en +5 V strömkälla genom ett motstånd R = 1 kOhm, vilket begränsar ingångsströmmen. Upp till 20 ingångar kan anslutas till varje motstånd. Med denna metod är nivån log. "1" skapas på konstgjord väg.

Brusimmunitet för ett TTL-element med en komplex växelriktare:

U + pom = U 1 sedan dess – U 0 = 2U BE.us – 2U CE.us

U – pom = U 1 – U 1 sedan dess = E – 4U BE.us + U CE.us

Prestandan för TTL-element, bestäms av signalutbredningsfördröjningstiden när de slås på t 1,0 ass.r och stänga av t 0,1 ass.r, beror på varaktigheten av processerna för ackumulering och resorption av minoritetsbärare i baserna på transistorer, laddning av kapacitanserna för kollektor-SC:er och emitterkondensatorer för SC-övergångar. Eftersom under drift av TTL-elementet de öppna transistorerna är i ett tillstånd av mättnad, görs ett betydande bidrag till ökningen av trögheten hos TTL vid tiden för resorption av minoritetsbärare när transistorerna är avstängda.

TTL-element med en komplex växelriktare har ett stort logiskt sväng, låg strömförbrukning, hög prestanda och brusimmunitet. Typiska TTL-parametervärden är följande: U grop=5 V; U 1 > 2,8 V; U 0 < 0,5 V; t byggnad=10...20 ns; P pot.sr.=10...20 mW; K gånger=10.

I den praktiska tillämpningen av LE TTL kan oanvända ingångar lämnas fria. Detta minskar dock brusimmuniteten på grund av effekten av störningar på lediga terminaler. Därför är de vanligtvis antingen kombinerade med varandra, om detta inte leder till ett överskott för föregående LE, eller anslutna till en +5 V strömkälla genom ett motstånd R = 1 kOhm, vilket begränsar ingångsströmmen. Upp till 20 ingångar kan anslutas till varje motstånd.

3.2.3 TTLSH-element

För att öka prestandan hos TTL-element använder TTLSH-element Schottky-transistorer, som är en kombination av en konventionell transistor och en Schottky-diod ansluten mellan transistorns bas och kollektor. Eftersom på-tillståndsspänningsfallet över en Schottky-diod är mindre än det för en konventionell pn-övergång, flyter det mesta av inströmmen genom dioden och endast en liten del flyter in i basen. Därför går inte transistorn in i djupmättnadsläge.

Följaktligen inträffar praktiskt taget inte ansamling av bärare i basen på grund av deras injicering genom kollektorövergången. I detta avseende finns det en ökning av hastigheten för transistoromkopplaren med en Schottky-barriär som ett resultat av en minskning av stigtiden för kollektorströmmen när den är påslagen och resorptionstiden när den är avstängd.

Den genomsnittliga signalutbredningsfördröjningstiden för TTL-element med Schottky-dioder (TTLS) är ungefär två gånger mindre jämfört med liknande TTL-element. Nackdelen med TTLSh är lägre brusimmunitet jämfört med liknande TTL-element. U + pom på grund av högre värde U 0 eller mindre U por.

3.2.4 TTL-element med tre utgångstillstånd -

ha en extra ingång V - behörighetsingång (Figur 13, a). När spänning läggs på denna ingång U 0 transistorn VT5 är öppen och mättad, och transistorerna VT6 och VT7 är stängda och påverkar därför inte driften av det logiska elementet. Beroende på kombinationen av signaler vid informationsingångarna kan utgången från LE vara en signal med en "log"-nivå. 0" eller "logg. 1". När en spänning läggs på V-ingången med en nivå på "log. 1" transistor VT5 stängs och transistorerna VT6 och VT7 öppnas, spänningen vid basen av transistor VT3 minskar till nivån U BE.us+U d, transistorerna VT2, VT3, VT4 stänger och LE går in i ett högimpedans (tredje) tillstånd, det vill säga den kopplas från belastningen.

Figur 13b visar UGO för detta element. Symbolen ∇ indikerar att utgången har tre tillstånd. Ikon E∇ “Resolution of the third state” indikerar att med =0-signalen överförs LE till det tredje (högresistans) tillståndet.

För att minska störningar längs strömförsörjningskretsen installeras frånkopplande keramiska kondensatorer med en kapacitet på cirka 0,1 μF per hölje vid anslutningspunkterna till LE-gruppernas bussar. På varje kort, mellan strömkretsen och den gemensamma bussen, finns 1–2 elektrolytkondensatorer med en kapacitet på 4,7–10 μF.

Figur 13 TTL AND-NOT logiskt element med tre utgångstillstånd a) och dess UGO b).

Tabell 7 visar parametrarna för vissa serier av LE TTL.

Tabell 7 Parametrar för några serier av TTL-logikelement

ALTERNATIV	SERIER
	Universell	Hög prestanda		Mikrokraft
	133, 155	K531	KR1531	K555	1533 kr
Ingångsström I 0 VX mA	-1,6	-2,0	-0,6	-0,36	-0,2
Ingångsström jag 1 VX mA	0,04	0,05	0,02	0,02	0,02
Utspänning U 0 UTGÅNG, I	0,4	0,5	0,5	0,5	0,4
Utspänning U 1 UTGÅNG, I	2,4	2,7	2,7	2,7	2,5
Output fanout-förhållande K GÅNGER	10	10	10	20	20
Input pooling faktor K OM	8	10	-	20	-
Signalutbredningsfördröjningstid t BAK	19	4,8	3,8	20	20
Strömförbrukning, mA:
jag 0 SVETTAS(på U 0 UTGÅNG)	22	36	10,2	4,4	3
jag 1 SVETTAS(på U 1 UTGÅNG)	8	16	2,8	1,6	0,85
	0,4	0,3	0,3	0,3	0,4
Matningsspänning, V	5	5	5	5	5
Utströmmar, mA:
jag 0 UTGÅNG	16	20	20	8	4
jag 1 UTGÅNG	-0,4	-1	-1	-0,4	-0,4
Genomsnittlig effektförbrukning per element, mW	10	19	4	2	1,2

3.3 Emitterkopplad logik

Grunden för emitterkopplad logik (ECL) är en höghastighetsströmbrytare (Figur 14a). Den består av två transistorer, i vars kollektorkrets belastningsmotstånd RK ingår, och i emitterkretsen för båda transistorerna finns ett gemensamt motstånd Re, betydligt större i värde än Rk. Insignalen Uin matas till ingången på en av transistorerna, och referensspänningen Uop tillförs ingången på den andra. Kretsen är symmetrisk, därför flyter samma strömmar genom båda transistorerna i initialtillståndet (U in = U op). Den totala strömmen I O flyter genom motståndet Re.

Figur 14 Emitterkopplad logik: a) strömbrytare;

b) förenklat kopplingsschema

Vid ökning U in strömmen genom transistorn VT1 ökar, spänningsfallet över resistansen R e ökar, transistorn VT2 stänger och strömmen genom den minskar. Med en inspänning lika med nivåloggen "1" ( Uin =U 1), stänger transistorn VT2 och all ström flyter genom transistorn VT1. Kretsparametrar och ström jag 0 är valda på ett sådant sätt att transistorn VT1, när den är öppen, arbetar i linjärt läge vid gränsen för mättnadsområdet.

När man minskar U in till loggnivå "0" ( U in=U 0), tvärtom är transistorn VT1 stängd och transistorn VT2 är i linjärt läge på gränsen till mättnadsområdet.

I ESL-kretsen (Figur 14,b) är en eller flera transistorer (beroende på ingångskopplingskoefficienten) parallellkopplade med transistorn VT1, som utgör en av armarna på strömbrytaren. För att öka lastkapaciteten är två emitterföljare VT4 och VT5 anslutna till LE-utgångarna.

När en signal appliceras på alla ingångar eller till en av dem, till exempel den första U VX 1 =U 1 öppnar transistorn VT1 och ström I 0 flyter genom den, och transistorn VT3 stängs.

U UT 1 = U 1 – U BE.us = U 0

U UT 2 = U PIT – U BE.us = U 1

Sålunda, med avseende på den första utgången, implementerar denna krets den logiska ELLER-NOT-operationen, och med avseende på den andra utgången, ELLER-operationen. Det är lätt att se att tröskelspänningen U POR =U OP, logisk kant Δ U=U 1 -U 0 =U BE.us och brusimmunitet hos kretsen U + POM=U - POM=0,5U BE.us.

Elementets inströmmar, och därför belastningsströmmarna för ESL, är små: jag 0 VX≈0, ström jag 1 VX lika med basströmmen för transistorn som arbetar vid kanten av mättnadsområdet och inte i mättnadsområdet. Därför är elementets belastningskapacitet hög och förgreningskoefficienten når 20 eller mer.

Eftersom den logiska skillnaden är liten, påverkar instabiliteten hos strömförsörjningsspänningen avsevärt brusimmuniteten hos ESL. För att öka brusimmuniteten i ESL-kretsar är den positiva polen på strömkällan inte jordad, utan den positiva. Detta görs så att en stor del av störspänningen sjunker vid ett högt motstånd R e och endast en liten del av den når kretsens ingångar.

När du använder LE ESL och TTL tillsammans är det nödvändigt att inkludera speciella mikrokretsar mellan dem som koordinerar nivåerna av logiska signaler. De kallas nivåomvandlare(PU).

Den höga prestandan hos ESL beror på följande huvudfaktorer:

1 Öppna transistorer är inte i mättnad, så stadiet av resorption av minoritetsbärare i baserna är uteslutet.

2 Ingångstransistorerna styrs från emitterföljarna för de föregående elementen, vilka, med låg utgångsresistans, ger en stor basström och därför en kort öppnings- och stängningstid för ingångs- och referenstransistorerna.

Alla dessa faktorer tillsammans säkerställer korta stig- och falltider för utspänningen från ESL-element.

Följande medelparametrar är typiska för ESL: U grop=–5V; U 1 =–(0,7–0,9)V; U O =–(1,5–2)V; tZ D.av=3–7 ns; P svettas=10–20 mW.

K500- och K1500-serien anses lovande, där K1500-serien är subnanosekund och har en utbredningsfördröjningstid på mindre än 1 ns. (Tabell 8).

Tabell 8 Parametrar för huvudserien av LE ESL

alternativ	Serier
	K500	K1500
Ingångsström jag 0 VX mA	0,265	0,35
Ingångsström jag 1 VX mA	0,0005	0,0005
Utspänning U 0 UTGÅNG, I	-1,85…-1,65	-1,81…-1,62
Utspänning U 1 UTGÅNG, I	-0,96…-0,81	-1,025…-0,88
Utgångströskelspänning, V:
U 0 PRODUKTION	-1,63	-1,61
U 1 PRODUKTION	-0,98	-1,035
Utbredningsfördröjningstid, ns	2,9	1,5
Tillåten störspänning, V	0,125	0,125
Fanout faktor K GÅNGER	15	-
Matningsspänning, V	-5,2; -2,0	-4,5; -2,0
Effektförbrukning per element, mW	8…25	40

3.4 Direktkopplad transistorlogik (DLC)

I kretsen för TLNS-elementet ingår belastningsresistansen i kretsen av anslutna kollektorer för två transistorer (Figur 15,a). Insignalerna X1 och X2 matas till baserna på dessa transistorer. Om X1 och X2 samtidigt är lika med "log 0", är båda transistorerna stängda och kretsens utgång kommer att ha en hög potential Y = 1. Om en högpotential "log 1" appliceras på åtminstone en eller båda ingångarna, är en eller båda transistorerna öppna och kretsens utgång kommer att ha en låg potential Y = 0. Således utför kretsen en ELLER-NOT-operation.

Figur 15 LE NSTL a) och ingångskarakteristika för lasttransistorer b).

Som du kan se är NSTL-elementkretsen extremt enkel, men den har en betydande nackdel. När utsignalen från elementet är inställd på en logpotential. "1", en konstant potential appliceras på belastningstransistorernas baser, som visas i figur 15, en prickad linje U¹. På grund av spridningen i transistorernas parametrar (se figur 15, b) kan transistorernas basströmmar variera avsevärt. Som ett resultat kan en av transistorerna gå in i djup mättnad, medan den andra kan vara i linjärt läge. I det här fallet kommer "log.1"-nivåerna att skilja sig avsevärt, vilket alltid kommer att leda till funktionsfel i enhetens funktion som helhet. Därför används LE NSTL-kretsen endast med spänningsstyrda transistorer.

3.5 Integral insprutningslogik

Element av integrerad injektionslogik (I²L) har inga analoger i diskreta kretsar och kan endast implementeras i en integrerad version (Figur 16, a). I²L-elementet består av två transistorer: en horisontell pnp-transistor fungerar som en injektor och en vertikal multikollektor-npn-transistor arbetar i inverterläge. Den gemensamma regionen av n-typ fungerar som basen för pnp-transistorn såväl som emittern för npn-transistorn och är ansluten till "jordpunkten". Kollektorn för pnp-transistorn och basen av npn-transistorn är också ett gemensamt område. En ekvivalent krets visas i figur 16b.

Figur 16 Transistor med insprutningseffekt: a - blockschema, b - ekvivalent krets, c - ekvivalent krets med en strömgenerator.

Matningsspänning tillförs injektorns emitter-baskrets U PIT. Minsta källspänning bestäms av spänningsfallet över emitterövergången: U CE.us=0,7 V. Men för att stabilisera emitterströmmen jag 0 motstånd R är kopplat i serie med källan och spänningen på strömkällan tas U PIT=1...1,2 V. I detta fall är p-n-övergången emitter-bas VT1 öppen och spridning av hål till kollektorövergången sker. När de rör sig mot kollektorn, rekombinerar några av hålen med elektroner, men en betydande del av dem når kollektorövergången och, efter att ha passerat genom den, går in i växelriktarens p-bas (transistor VT2). Denna diffusionsprocess, dvs. hål sprutas ständigt in i basen, oavsett ingångspåverkan.

Om spänningen vid basen av VT2 U in=U 0, vilket motsvarar det stängda tillståndet för omkopplaren S, hål som går in i växelriktarens p-bas flyter fritt till strömkällans negativa pol. Ingen ström flyter i kollektorkretsen på transistor VT2 och detta är ekvivalent med det öppna tillståndet för kollektorkretsen VT2. Detta tillstånd hos utgångskretsen motsvarar loggspänningen. "1".

På U in=U 1 (omkopplaren S är öppen) hål samlas i växelriktarens p-bas. Baspotentialen börjar öka och följaktligen minskar spänningarna vid VT2-övergångarna tills dessa övergångar öppnas. Då kommer en ström att flyta i kollektorkretsen på transistor VT2 och potentialskillnaden mellan växelriktarens emitter och kollektor (transistor VT2) kommer att vara nära noll, d.v.s. denna transistor representerar en kortsluten sektion av kretsen, och detta tillstånd kommer att motsvara lognivån. "0". Således fungerar det betraktade elementet som en nyckel.

Som bekant beror kollektorströmmen för en transistor ansluten till en krets med en gemensam bas inte av förändringar i spänningen på kollektorn över ett brett område. Transistor VT1 ingår i kretsen med OB. Från teorin om driften av en bipolär transistor är det känt att dess utgångskarakteristik, taget vid en konstant emitterström, är nästan horisontell, det vill säga att kollektorströmmen inte beror på spänningen på kollektorn. Därför kan den ersättas av en likvärdig strömgenerator. Enligt den ekvivalenta strömgeneratorsatsen påverkar inte strömvärdet för den generatorn att addera eller subtrahera likspänning från en strömkälla. I enlighet med detta verkar transistorkretsen med insprutningseffekt vara en enklare ekvivalent krets som visas i figur 16c.

Om U in=U 1 , sedan strömmen jag 0 från strömgeneratorn flödar in i basen av VT2 och öppnar den. Vart i U in=U 0 . Om U in=U 0, sedan aktuell jag 0 är kortsluten till jord, transistor VT2 är stängd och U ut=U 1 .

Figur 17 Integrerad injektionslogik (I²L): krets för OR-NOT-elementet a) och implementering av den logiska funktionen OCH b).

Användningen av en multikollektortransistor gör det möjligt att dela upp den totala kollektorströmmen VT2 i flera identiska delar, tillräckligt för att styra ingången av ett liknande element. Tack vare detta blir det möjligt att använda den enklaste kretsen av ett logiskt element OR-NOT, som visas i figur 17, a. Denna krets liknar kretsen för NSTL-elementet (se figur 15, a). Till skillnad från kretsen för NOR-NOT NSTL-elementet, kräver NOR-NOT AND²L-elementet inte ens ett motstånd i den kombinerade kollektorkretsen, eftersom kollektorkretsen får ström från strömgeneratorn i det efterföljande steget.

Figur 17b visar en krets som implementerar den logiska funktionen OCH När en logisk signal tillförs båda ingångarna (X1 och X2). "0" på växelriktarnas kombinerade kollektorer (VT3 och VT4) kommer att vara en loggnivå. "1". När en loggsignal appliceras på en av ingångarna, eller till båda ingångarna samtidigt. "1", vid utgången av kretsen har vi en loggsignal. "0", vilket motsvarar exekveringen av en logisk OCH-operation.

I²L-element upptar en liten yta på substratet och har låg strömförbrukning och omkopplingsenergi. De kännetecknas av följande parametrar: U PIT= 1 V; t set.=10...100 ns; K gånger=3,5; K rev=1.

3.6 Logiska element baserade på MOS-transistorer

MOS-transistorlogikelement använder två typer av transistorer: kontroll och belastning. Regulatorer har en kort men ganska bred kanal och har därför ett högt transkonduktansvärde och styrs av låg spänning. Belastade, tvärtom, har en längre men smal kanal, därför har de ett högre utgångsmotstånd och fungerar som ett stort aktivt motstånd.

3.6.1 Logiska element på nycklar med dynamisk belastning

Logiska element på switchar med dynamisk last består av en last och flera styrtransistorer. Om styrtransistorerna är parallellkopplade, utför elementet, som i NSTL (se figur 15, a), en logisk OR-NOT-operation, och när det är seriekopplat utför det en AND-NOT-operation (Figur 18, en , b).

Figur 18 Diagram över MOS TL-element: a) – ELLER-NOT, b) – OCH-NOT.

Om det finns spänning på ingångarna X1 och X2 U ВХ =U 0 <U ZI.por kontrolltransistorerna VT1 och VT2 är stängda. I detta fall motsvarar utspänningen lognivån. "1". När spänning läggs på en eller båda ingångarna på ett element U ВХ =U 1 >U ZI.por, då har vi en logg vid utgången. "0", vilket motsvarar exekveringen av en logisk OR-NOT-operation.

I AND-NOT-elementkretsen är styrtransistorerna seriekopplade, så nivån är log. "0" vid kretsens utgång inträffar endast när det finns enstaka signaler vid båda ingångarna.

MOS TL-element har hög brusimmunitet, stor logisk skillnad, låg strömförbrukning och relativt låg prestanda. För element baserade på lågtröskel MOS-transistorer är det vanligtvis U PIT=5...9 V, och vid hög tröskel U PIT=12,6…27 V. Huvudparametrar för MOS TL: P svettas=0,4...5 mW, t ZD.av=20...200 ns; U 0 < 1 V; U 1 ≈7 V.

3.6.2 Logiska element på komplementära nycklar

Den komplementära switchen består av två MOS-transistorer med kanaler av olika konduktivitetstyper, vars ingångar är parallellkopplade och utgångarna i serie (Figur 19a). När grindspänningen är större än tröskeln, för en transistor med en kanal av en viss typ, är motsvarande transistor öppen och den andra stängd. När spänningen är av motsatt polaritet byter de öppna och slutna transistorerna plats.

LEs på komplementära switchar (CMOS) har ett antal obestridliga fördelar.

De fungerar framgångsrikt när strömkällans spänning varierar över ett brett område (från 3 till 15 V), vilket är ouppnåeligt för LE som inkluderar motstånd.

I statiskt läge med hög belastningsresistans förbrukar CMOS LE:er praktiskt taget ingen ström.

De kännetecknas också av: stabilitet hos utsignalnivåer och dess lilla skillnad från strömkällans spänning; hög ingång och låg utgångsresistans; enkel samordning med mikrokretsar av andra teknologier.

Figur 19 Kretsar för CMOS TL logiska element: a) växelriktare, b) NOR, c) NAND.

Kretsen för en CMOS LE som utför 2OR-NOT-funktionen visas i figur 19b. Transistorerna VT1 och VT3 har en kanal av p-typ och är öppna vid grindspänningar nära noll. Transistorerna VT2 och VT4 har en kanal av n-typ och är öppna vid grindspänningar som är större än tröskelvärdet. Om båda eller en av ingångarna har en loggnivå. "1", då kommer utgången från kretsen att vara en loggsignal. "0", vilket motsvarar exekveringen av en logisk OR-NOT-operation.

Om grupper av skiktade och parallellkopplade transistorer byts om, kommer ett element att implementeras som utför AND-NOT-funktionen (Figur 19c). Den fungerar på samma sätt som den tidigare. Transistorerna VT1 och VT3 har en kanal av p-typ och är öppna när grindspänningen är nära noll. Transistorerna VT2 och VT4 har en kanal av n-typ och är öppna vid grindspänningar som är större än tröskelvärdet. Om båda dessa transistorer är öppna, kommer "log"-signalen att ställas in på utgången. 0".

Således gjorde kombinationen av parallell anslutning av transistorer med p-typ kanaler med elektrisk ledningsförmåga, och skiktad anslutning av transistorer med n-typ kanaler det möjligt att implementera AND-NOT-funktionen.

I LE CMOS är element med tre stabila tillstånd mycket enkelt implementerade. För att göra detta är två komplementära transistorer VT1, VT4 (Figur 20a), styrda av inversa signaler, kopplade i serie med invertertransistorerna

Figur 20 Växelriktare med tre utgångslägen a); koordinering av TTL LE med CMOS LE b).

Att matcha TTL LE med CMOS LE kan göras på flera sätt:

1) Ström CMOS LE med låg spänning (+5 V), vid vilken TTL LE-signalerna växlar CMOS LE-transistorerna;

2) Använd LE TTL med en öppen kollektor, vars utgångskrets inkluderar ett motstånd anslutet till en extra spänningskälla (Figur 20b).

Se upp för statisk elektricitet under lagring och installation. Under lagring är därför mikrokretsarnas terminaler elektriskt anslutna till varandra. De är installerade med strömförsörjningen avstängd, och användningen av armband är obligatorisk, med hjälp av vilken elektrikerns kropp är ansluten till marken.

LE-enheter i CMOS-serien används ofta i konstruktionen av låg- och medelhastighets digitala enheter till låg kostnad. Parametrarna för vissa serier av CMOS-typ LE anges i Tabell 8.

Tabell 8 Parametrar för vissa serier av CMOS typ LE

alternativ	serier
	176, 561, 564	1554
Matningsspänning U PIT, I	3…15	2…6
Utspänningar, V:
låg nivå U 0 UTGÅNG	<0,05	<0,1
hög nivå U 1 UTGÅNG	U PIT–0,05	U PIT–0,01
Genomsnittlig signalfördröjningstid, ns:
För U PIT=5 V	60	3,5
För U PIT=10 V	20	-
Tillåten störspänning, V	0,3 U PIT	-
Strömförbrukning i statiskt läge, mW/väska	0,1	0,1…0,5
Ingångsspänning, V	0,5…(U PIT+0,5 V)	0,5…(U PIT+0,5 V)
Utströmmar, mA	1…2,6	>2,4
Strömförbrukning vid växlingsfrekvens f=1 MHz, U PIT=10 V, C n=50 pf, mW/case	20	-
Klockfrekvens, MHz	-	150