Pangunahing konsepto ng logic algebra, logic circuits. Logic Circuits Iba't ibang Logic Probe Designs

Ang anumang digital microcircuits ay binuo batay sa pinakasimpleng lohikal na elemento:

Tingnan natin ang disenyo at pagpapatakbo ng mga elemento ng digital logic.

Inverter

Ang pinakasimpleng elemento ng logic ay isang inverter, na binabago lamang ang input signal sa eksaktong kabaligtaran na halaga. Ito ay nakasulat sa sumusunod na anyo:

kung saan ang bar ay nasa ibabaw ng halaga ng input at nagsasaad ng pagbabago sa kabaligtaran nito. Ang parehong aksyon ay maaaring isulat gamit ang ibinigay sa Talahanayan 1. Dahil ang inverter ay may isang input lamang, ang talahanayan ng katotohanan nito ay binubuo lamang ng dalawang linya.

Talahanayan 1. Talahanayan ng katotohanan ng elemento ng lohika ng inverter

Sa	Out
0	1
1	0

Bilang isang lohikal na inverter, maaari kang gumamit ng isang simpleng amplifier na may isang transistor na konektado sa kabuuan (o isang mapagkukunan para sa isang field-effect transistor). Ang schematic diagram ng inverter logic element, na ginawa sa isang bipolar n-p-n transistor, ay ipinapakita sa Figure 1.

Figure 1. Circuit ng pinakasimpleng logic inverter

Ang logic inverter chips ay maaaring magkaroon ng iba't ibang oras ng pagpapalaganap ng signal at maaaring gumana sa iba't ibang uri ng mga load. Maaari silang gawin sa isa o ilang mga transistor. Ang pinakakaraniwang elemento ng lohika ay ginawa gamit ang mga teknolohiyang TTL, ESL at CMOS. Ngunit anuman ang circuit ng elemento ng lohika at ang mga parameter nito, lahat sila ay gumaganap ng parehong function.

Upang matiyak na ang mga tampok ng paglipat sa mga transistor ay hindi nakakubli sa pag-andar na ginagawa, ang mga espesyal na simbolo para sa mga lohikal na elemento ay ipinakilala - mga maginoo na graphic na simbolo. Ang inverter ay ipinapakita sa Figure 2.

Figure 2. Graphic na pagtatalaga ng isang logical inverter

Ang mga inverter ay naroroon sa halos lahat ng serye ng mga digital microcircuits. Sa domestic microcircuits, ang mga inverters ay itinalaga ng mga titik LN. Halimbawa, ang 1533LN1 chip ay naglalaman ng 6 na inverters. Ang mga dayuhang microcircuit ay gumagamit ng digital na pagtatalaga upang ipahiwatig ang uri ng microcircuit. Ang isang halimbawa ng isang chip na naglalaman ng mga inverters ay ang 74ALS04. Ang pangalan ng microcircuit ay sumasalamin na ito ay katugma sa TTL microcircuits (74), ay ginawa gamit ang pinahusay na mababang-power Schottky technology (ALS), at naglalaman ng mga inverters (04).

Sa kasalukuyan, ang surface-mount microcircuits (SMD microcircuits) ay mas madalas na ginagamit, na naglalaman ng isang lohikal na elemento, lalo na ang isang inverter. Ang isang halimbawa ay ang SN74LVC1G04 chip. Ang microcircuit ay ginawa ng Texas Instruments (SN), ay katugma sa TTL microcircuits (74), ay ginawa gamit ang low-voltage CMOS technology (LVC), naglalaman lamang ng isang logic element (1G), na isang inverter (04).

Upang pag-aralan ang inverting logic element, maaari mong gamitin ang malawak na magagamit na mga radio-electronic na elemento. Kaya, ang mga ordinaryong switch o toggle switch ay maaaring gamitin bilang input signal generator. Upang pag-aralan ang talahanayan ng katotohanan, maaari ka ring gumamit ng isang regular na wire, na halili naming ikokonekta sa isang pinagmumulan ng kuryente at isang karaniwang wire. Ang isang mababang boltahe na bombilya o LED na konektado sa serye na may kasalukuyang naglilimita ay maaaring gamitin bilang isang logic probe. Ang isang schematic diagram ng pag-aaral ng lohikal na elemento ng inverter, na ipinatupad gamit ang mga simpleng elementong radio-electronic na ito, ay ipinapakita sa Figure 3.

Figure 3. Logic inverter study diagram

Ang diagram para sa pag-aaral ng digital logic element, na ipinapakita sa Figure 3, ay nagbibigay-daan sa iyo na biswal na makakuha ng data para sa talahanayan ng katotohanan. Ang isang katulad na pag-aaral ay isinasagawa sa Higit na kumpletong mga katangian ng digital logic element ng inverter, tulad ng oras ng pagkaantala ng input signal, ang rate ng pagtaas at pagbaba ng mga gilid ng output signal, ay maaaring makuha gamit ang isang pulse generator at isang oscilloscope (mas mabuti ang isang two-channel oscilloscope).

Logic gate "AT"

Ang susunod na pinakasimpleng lohikal na elemento ay isang circuit na nagpapatupad ng lohikal na pagpaparami ng operasyon na "AT":

F(x 1 ,x 2) = x 1 ^x 2

kung saan ang simbolo ^ at nagsasaad ng logical multiplication function. Minsan ang parehong function ay nakasulat sa ibang anyo:

F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .

Ang parehong aksyon ay maaaring isulat gamit ang talahanayan ng katotohanan na ibinigay sa Talahanayan 2. Ang formula sa itaas ay gumagamit ng dalawang argumento. Samakatuwid, ang elemento ng lohika na gumaganap ng function na ito ay may dalawang input. Ito ay itinalagang "2I". Para sa isang lohikal na elemento "2I" ang talahanayan ng katotohanan ay bubuo ng apat na hanay (2 2 = 4).

Talahanayan 2. Talahanayan ng katotohanan ng lohikal na elementong "2I"

Sa1	Sa2	Out
0	0	0
0	1	0
1	0	0
1	1	1

Tulad ng makikita mula sa talahanayan ng katotohanan sa itaas, ang isang aktibong signal sa output ng elemento ng logic na ito ay lilitaw lamang kapag mayroong mga sa parehong X at Y input. Iyon ay, ang lohikal na elementong ito ay talagang nagpapatupad ng "AT" na operasyon.

Ang pinakamadaling paraan upang maunawaan kung paano gumagana ang isang 2I logic element ay ang isang circuit na binuo sa idealized na mga switch na kinokontrol ng elektroniko, tulad ng ipinapakita sa Figure 2. Sa circuit diagram na ipinakita, ang kasalukuyang ay dadaloy lamang kapag ang parehong mga switch ay sarado, at samakatuwid, isang antas ng pagkakaisa sa output nito ay lalabas lamang na may dalawang unit sa input.

Figure 4. Schematic diagram ng isang lohikal na elemento "2I"

Ang isang kondisyon na graphical na representasyon ng isang circuit na gumaganap ng lohikal na function na "2I" sa mga circuit diagram ay ipinapakita sa Figure 3, at mula ngayon, ang mga circuit na gumaganap ng "AND" function ay ipapakita sa eksaktong form na ito. Ang larawang ito ay hindi nakadepende sa partikular na circuit diagram ng device na nagpapatupad ng logical multiplication function.

Figure 5. Simbolikong graphical na representasyon ng lohikal na elementong "2I"

Ang pag-andar ng lohikal na pagpaparami ng tatlong mga variable ay inilarawan sa parehong paraan:

F(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3

Ang talahanayan ng katotohanan nito ay maglalaman na ng walong hilera (2 3 = 4). Ang talahanayan ng katotohanan ng three-input logical multiplication circuit na "3I" ay ibinibigay sa Table 3, at ang conditional graphical na representasyon ay nasa Figure 4. Sa circuit ng lohikal na elemento na "3I", na binuo ayon sa prinsipyo ng circuit na ipinakita sa Figure 2, kailangan mong magdagdag ng pangatlong key.

Talahanayan 3. Talahanayan ng katotohanan ng isang circuit na gumaganap ng lohikal na function na "3I"

Sa1	Sa2	Sa 3	Out
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Ang isang katulad na talahanayan ng katotohanan ay maaaring makuha gamit ang isang 3I logic element study circuit na katulad ng logic inverter study circuit na ipinapakita sa Figure 3.

Figure 6. Symbolic graphic designation ng isang circuit na gumaganap ng logical function na "3I"

Logic element na "OR"

Ang susunod na pinakasimpleng lohikal na elemento ay isang circuit na nagpapatupad ng lohikal na pagdaragdag na operasyon na "OR":

F(x 1 ,x 2) = x 1 Vx 2

kung saan ang simbolo V ay nagsasaad ng lohikal na pagdaragdag ng function. Minsan ang parehong function ay nakasulat sa ibang anyo:

F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .

Ang parehong aksyon ay maaaring isulat gamit ang talahanayan ng katotohanan na ibinigay sa Talahanayan 4. Ang formula sa itaas ay gumagamit ng dalawang argumento. Samakatuwid, ang elemento ng lohika na gumaganap ng function na ito ay may dalawang input. Ang nasabing elemento ay itinalagang "2OR". Para sa elementong "2OR", ang talahanayan ng katotohanan ay bubuo ng apat na row (2 2 = 4).

Talahanayan 4. Talahanayan ng katotohanan ng lohikal na elementong "2OR"

Sa1	Sa2	Out
0	0	0
0	1	1
1	0	1
1	1	1

Tulad ng kaso na isinasaalang-alang para sa , gagamitin namin ang mga susi upang ipatupad ang scheme na "2OR". Sa pagkakataong ito, ikokonekta namin ang mga susi nang magkatulad. Ang circuit na nagpapatupad ng talahanayan ng katotohanan 4 ay ipinapakita sa Figure 5. Tulad ng makikita mula sa itaas na circuit, ang lohikal na isang antas ay lilitaw sa output nito sa sandaling ang alinman sa mga susi ay sarado, iyon ay, ang circuit ay nagpapatupad ng talahanayan ng katotohanan ipinapakita sa Talahanayan 4.

Figure 7. Schematic diagram ng isang 2OR logic element

Dahil ang logical summation function ay maaaring ipatupad ng iba't ibang circuit diagram, isang espesyal na simbolo na "1" ang ginagamit upang ipahiwatig ang function na ito sa mga circuit diagram, tulad ng ipinapakita sa Figure 6.

Figure 6. Symbolic graphical na representasyon ng isang lohikal na elemento na gumaganap ng function na "2OR".

Petsa ng pag-update ng huling file: 03/29/2018

Panitikan:

Gamit ang artikulong "lohikal na elemento" basahin ang:

Ang anumang logic circuit na walang memorya ay ganap na inilalarawan ng isang talahanayan ng katotohanan... Upang ipatupad ang isang talahanayan ng katotohanan, sapat na upang isaalang-alang lamang ang mga hilera na iyon...
http://site/digital/SintSxem.php

Nagbibigay-daan sa iyo ang mga decoder (decoder) na i-convert ang ilang uri ng binary code sa iba. Halimbawa...
http://site/digital/DC.php

Kadalasan, ang mga developer ng digital na kagamitan ay nahaharap sa kabaligtaran na problema. Kailangan mong i-convert ang octal o decimal linear code sa...
http://site/digital/Coder.php

Ang mga Multiplexer ay mga device na nagbibigay-daan sa iyong ikonekta ang maraming input sa isang output...
http://site/digital/MS.php

Ang mga demultiplexer ay mga device... Ang isang makabuluhang pagkakaiba sa isang multiplexer ay...
http://site/digital/DMS.php

Logic circuit ay isang eskematiko na representasyon ng isang aparato na binubuo ng mga switch at mga konduktor na nagkokonekta sa kanila, pati na rin ang mga input at output kung saan ang isang electrical signal ay ibinibigay at inaalis.

Ang bawat switch ay may dalawang estado lamang: sarado at bukas. Iniuugnay namin ang switch X sa isang lohikal na variable na x, na kumukuha ng halaga 1 kung at tanging kung ang switch X ay sarado at ang circuit ay nagsasagawa ng kasalukuyang; kung bukas ang switch, ang x ay zero.

Ang dalawang circuit ay sinasabing katumbas kung ang kasalukuyang dumadaan sa isa sa mga ito kung at kung ito ay dumaan lamang sa isa (ibinigay ang parehong input signal).

Sa dalawang katumbas na circuit, ang mas simpleng circuit ay ang conductance function na naglalaman ng mas maliit na bilang ng mga lohikal na operasyon o switch.

Kapag isinasaalang-alang ang paglipat ng mga circuit, dalawang pangunahing gawain ang lumitaw: synthesis at pagsusuri ng circuit.

Ang SYNTHESIS NG SCHEME ayon sa ibinigay na mga kondisyon ng operasyon nito ay nabawasan sa sumusunod na tatlong yugto:

1. pag-compile ng conductivity function gamit ang truth table na sumasalamin sa mga kundisyong ito;

2. pinapasimple ang function na ito;

3. pagbuo ng angkop na diagram.

Ang SCHEME ANALYSIS ay bumaba sa:

1. pagtukoy ng mga halaga ng conductivity function nito para sa lahat ng posibleng hanay ng mga variable na kasama sa function na ito.

2. pagkuha ng pinasimpleng formula.

Konstruksyon ng mga lohikal na circuit

Bilang isang patakaran, ang pagtatayo at pagkalkula ng anumang circuit ay isinasagawa simula sa output nito. Sabihin nating binigyan tayo ng Boolean expression:

F = BA + B A + C B.

Unang yugto: lohikal na karagdagan, lohikal O operasyon ay ginanap, isinasaalang-alang ang mga function B A, B A at C B bilang input variable:

Pangalawang yugto: ang mga lohikal na AT elemento ay konektado sa mga input ng OR elemento, ang mga variable ng input na kung saan ay A, B, C at ang kanilang mga inversion:

Ikatlong yugto: upang makakuha ng mga inversion A at B, ang mga inverter ay naka-install sa kaukulang mga input:

B 1 B&

Ang konstruksiyon na ito ay batay sa sumusunod na tampok: dahil ang mga halaga ng mga lohikal na pag-andar ay maaari lamang maging mga zero at isa, ang anumang mga lohikal na pag-andar ay maaaring katawanin bilang mga argumento sa iba pang mas kumplikadong mga pag-andar. Kaya, ang pagtatayo ng isang lohikal na circuit ay isinasagawa mula sa output hanggang sa input.

2.1 Mga pangunahing kahulugan

Ang mga electronic circuit na binuo lamang sa lohika ay tinatawag na combinational. Ang output o mga output ay nakasalalay lamang sa kumbinasyon ng mga variable sa mga input.

Sa kaibahan sa parehong mga circuit na naglalaman ng mga elemento ng memorya (halimbawa, mga flip-flop), na tinatawag na sequential. Sequential, dahil ang (mga) output ay nakasalalay hindi lamang sa kumbinasyon ng mga variable, kundi pati na rin sa estado ng mga elemento ng memorya (ang pagkakasunud-sunod ng pagsulat sa kanila).

Mayroong tatlong pangunahing uri ng mga lohikal na elemento: 1 Magsagawa ng pagdaragdag na operasyon (adder). Disjunction.

			F = x1 + x2



							F = x1 + x 2 + ... + x n

2 Magsagawa ng multiplication operation. Pang-ugnay.

F = x1 x 2 ... x n



						F = x1 x2

3 Magsagawa ng negasyon.

F=x

Ang mga lohikal na elemento na nagpapatupad ng mga operasyong ito ay tinatawag na pinakasimple, at ang mga naglalaman ng ilang pinakasimpleng mga ito ay tinatawag na pinagsama.

Karamihan sa mga lohikal na elemento ng pagdaragdag at pagpaparami ay ginaganap nang may negation. Ang kanilang mga tipikal na katangian sa static na mode ay ipinapakita sa Figure 2.1.

U pom+ U pom−

Figure 2.1 – Mga static na katangian ng mga lohikal na elemento na may negation

U pom + – interference na nag-aalis ng logic element sa isang stable na estado

M hanggang sa simula ng aktibong rehiyon sa punto A (tingnan ang Larawan 2.1).

U pom - ay isang interference na nag-aalis ng N mula sa isang matatag na estado sa paanan ng aktibong rehiyon ng punto B.

Ang U ay ang aktibong rehiyon, ang operating point sa rehiyong ito ay gumagalaw bigla,

At Karamihan sa mga elemento ng logic ay may limitasyon sa oras para ang operating point ay nasa lugar na ito. Sa loob, sa pagitan ng mga puntong A at B, tanging mga radio amateurs lamang ang maaaring magtakda ng operating point.

Depende sa mga digital na halaga U pom +, U pom −, tatlong uri ng logic circuit ay nakikilala:

- mababang kaligtasan sa ingay (0.3÷0.4 fraction ng isang volt);

- average na kaligtasan sa ingay (0.4÷1 V);

- mataas na kaligtasan sa ingay (sa itaas 1 V).

SA ang mga circuit na may mataas na kaligtasan sa ingay ay kinabibilangan ng mga diode logic circuit (hanggang sa ilang kV); lohika ng makina (10÷15 V); pantulong na lohika CMOS (6÷8 V).

Batay sa pagganap, mayroong apat na uri:

- Latency time mas mababa sa 5 ns – napakabilis;

- 5÷10 ns – high-speed na lohika;

- 10÷50 ns – mababang bilis;

- higit sa 50 ns – mabagal na kumikilos na mga logic circuit.

Ang isang mahalagang parameter ay ang pagkonsumo ng kuryente.

1 Ang mga micropower logic circuit ay mula sa isa hanggang sampu ng microwatts bawat pakete. Kadalasan ito CMOS logic (tingnan ang CMOS switch) o logic na may kapangyarihan sa pag-iniksyon.

2 Logic na may average na pagkonsumo ng kuryente mula isa hanggang sampu ng mW bawat pakete. Kadalasan ito TTL logic.

3 Logic na may mataas na pagkonsumo ng kuryente (daan-daang mW bawat pakete).

Noong nakaraan, mayroong isang ugali: mas mataas ang pagkonsumo, mas mataas ang bilis, dahil ang mga elemento ng mga transistor ng iba't ibang uri ay mabilis na lumipat sa aktibong rehiyon (sa lugar na ito ang pinakamataas na pagkonsumo).

I-highlight

– diode logic circuits (ang pinakasimpleng);

– transistor-transistor(TTL logic);

– konektado sa emitter Ang logic (ESL) ay isang uri ng TTL, ang pagkakaiba ay nasa mga koneksyon ng emitter, mode at negatibong power supply, samakatuwid ang logic ay tinatawag ding negatibo sa kaibahan sa positibong logic na TTL (+2...5V). Para ikonekta at i-coordinate ang mga ito sa isa't isa, ginagamit ang mga PU matching circuit (mga level converter na K500, PU124, PU125, K176 PU1, PU10).

– lohika na may kapangyarihan sa pag-iniksyon AT 2 L – isang uri ng TTL logic (I2 – isinama sa kapangyarihan ng pag-iniksyon).

– Ang CMOS logic ay isang uri ng TTL, ngunit sa mga UT ng iba't ibang uri ng conductivity.

– OPTL - (optocoupler connections, transistor logic) ay nagbibigay ng galvanic isolation.

– PTS logic gamit ang Schottky field-effect transistors.

– mga lohikal na matrice.

Ayon sa reserba ng temperatura, nakikilala nila

– microcircuits ng malawak na aplikasyon na may hanay ng temperatura-10°C…+70°C

– microcircuits para sa mga espesyal na aplikasyon-60°C… +125°C

Nakikilala rin sa bilang ng mga input at kapasidad ng pag-load

– na may maliit na bilang ng mga input m hanggang sampu

– na may malaking bilang ng mga input - higit sa sampu

– na may mababang kapasidad ng pagkarga n katumbas ng isa.

Ang kapasidad ng pag-load ay tumutukoy sa bilang ng mga katulad na logic circuit na maaaring konektado sa output ng eksaktong parehong logic circuit. Ang mga passive logic circuit ay may mababang kapasidad ng pagkarga.

– na may average na kapasidad ng pagkarga ng n hanggang sampu

– na may mataas na kapasidad ng pagkarga n>10

2.2 Diode logic circuits

Ito ang pinakasimpleng mga circuit at may pinakamataas na kaligtasan sa ingay. Ang bilang ng mga input ay umabot sa sampu sa karaniwan. Ang pagkarga ay karaniwang isang elemento. Nangangahulugan ito na ang load ay eksaktong parehong LE. Mababang kapasidad ng pag-load dahil ang mga circuit na ito ay passive, walang mga power amplifier. Ang frequency range ay mababa (hanggang sa 1 MHz), dahil ang pinagsamang parallel diode input ay katumbas ng pagsasama-sama ng mga parallel capacitor na nagcha-charge at naglalabas. Ito ay tumatagal ng oras at binabawasan ang pagganap.

Ang Figure 2.2 ay nagpapakita ng isang diode logic addition circuit.

Figure 2.2 – Diode logic addition circuit

Mayroong dalawang posibleng estado:

1 Ang mga input ay konektado sa lupa sa pamamagitan ng mga bukas na output ng parehong logic circuit. Ang kundisyong ito kung minsan ay itinuturing na katumbas ng pagkonekta sa lahat ng mga input sa ground sa pamamagitan ng mga conductor.

2 Upang mabuksan ang mga diode, kinakailangan na mag-aplay ng isang boltahe na ang antas ay ilang beses na mas malaki kaysa sa patay na zone ng mga diode.

Ang 5 V ay ang minimum na karaniwang boltahe, ngunit maaari itong maging 500 V at 5 kV kung ang mga diode ay mataas ang boltahe. Sa kasong ito, ang kapasidad ng pag-load ay maaaring mas malaki kaysa sa pagkakaisa, ngunit ang pagkonsumo ng mga circuit ay nagiging malaki.

Ang scheme ay gumagana tulad ng sumusunod. Ipinapalagay namin na ang isang mataas na antas ng boltahe, na tinatawag na isa, ay ibinibigay sa input ng X1. Ang antas na ito ay dapat magmula sa output ng eksaktong parehong logic circuit, o sa ibang paraan na ginagaya ang parehong mga kundisyon. Ngunit dahil ang isa ay ibinibigay lamang sa input ng X1, kung gayon ang natitirang mga input na X2...Xn ay dapat may mga zero. Dapat ding ayusin ang mga ito ayon sa mga output ng parehong lohikal na circuit. Sa pinakasimpleng kaso, ang mga ito ay maaaring mga conductor (jumper) na kumukonekta sa mga input X2...Xn sa ground. Dahil dito, ang diode VD1 ay magbubukas, ang mataas na antas ng X1 ay dumadaan sa VD1 hanggang sa output, kung saan ang mataas na antas na ito ay inilalaan din, kung saan ang pagbaba ng boltahe sa buong diode ay ibinabawas. Yung. ang output ay magkakaroon ng mas maliit na mataas na antas, gayunpaman, ito ay tinatawag na isa. Ang mga diodes VD2...VDn ay isasara sa oras na ito, dahil ang mga input na X2...Xn ay may mababang antas, ang kanilang mga barrier capacitance ay konektado sa parallel at nag-iipon ng singil.

Kung nag-aplay ka ngayon ng mataas na antas sa input X2, pagkatapos ay magbubukas ang VD2 ngunit ang estado ng output F ay halos hindi magbabago, i.e. may nananatiling mataas na antas - isa. Ang parehong bagay ay mangyayari kung ang isa ay inilapat sa lahat ng mga input nang sabay-sabay. Kaya, ang lohikal na operasyon ng karagdagan ay nasiyahan.

Ang prinsipyo ng duality dito ay kung ang mababang antas sa mga input at sa output ay tinatawag na mga, kung gayon ang karagdagan logic circuit na ito ay gagawa ng lohikal na pagpaparami ng operasyon (tingnan ang Figure 2.2).

LOGIC ELEMENTS

Pangkalahatang Impormasyon.

Nabanggit sa itaas na ang mga logical function at ang kanilang mga argumento ay kumukuha ng value log.0 at log.1. Dapat itong isipin na sa mga device log.0 at log.1 tumutugma sa isang boltahe ng isang tiyak na antas (o form). Ang pinakakaraniwang ginagamit ay dalawang paraan ng pisikal na representasyon ng log.0 at log.1: potensyal at salpok.

Sa potensyal na anyo (Larawan 2.1, a at 2.1, b), isang boltahe ng dalawang antas ang ginagamit upang kumatawan sa log.0 at log.1: ang mataas na antas ay tumutugma sa log.1 ( log ng antas.1) at ang mababang antas ay tumutugma sa log.0 ( log ng antas.0). Ang ganitong paraan ng pagkatawan ng mga halaga ng mga lohikal na dami ay tinatawag na positibong lohika. Ito ay medyo bihirang gamitin ang tinatawag na negatibong lohika, kung saan ang log.1 ay nakatakda sa mababang antas ng boltahe, at ang log.0 sa isang mataas na antas. Sa mga sumusunod, maliban kung tinukoy, gagamit lamang kami ng positibong lohika.

Sa isang form ng pulso, ang log.1 ay tumutugma sa pagkakaroon ng isang pulso, at ang lohika 0 ay tumutugma sa kawalan ng isang pulso (Larawan 2.1, c).

Tandaan na kung sa isang potensyal na anyo ang impormasyon na naaayon sa signal (log.1 o log.0) ay maaaring matukoy sa halos anumang oras, pagkatapos ay sa isang pulsed form ang sulat sa pagitan ng antas ng boltahe at ang halaga ng lohikal na halaga ay itinatag sa ilang mga discrete na sandali sa oras (ang tinatawag na mga sandali ng orasan), na ipinahiwatig sa Fig. 2.1, sa mga integer t = 0, 1, 2,...

Pangkalahatang pagtatalaga ng mga lohikal na elemento.

Logic gate batay sa AT, O, HINDI sa mga discrete na bahagi.

elemento ng diode OR (assembly)

Ang isang diode-based OR gate ay may dalawa o higit pang mga input at isang output. Ang elemento ay maaaring gumana sa parehong potensyal at salpok na representasyon ng mga lohikal na dami.

Sa Fig. Ang Figure 2.2a ay nagpapakita ng isang diagram ng isang elemento ng diode para sa pagtatrabaho sa mga potensyal at pulso ng positibong polarity. Kapag gumagamit ng negatibong lohika at mga negatibong potensyal, o mga pulso ng negatibong polarity, kailangang baguhin ang polarity ng mga diode, tulad ng ipinapakita sa Figure 2.2, b.

Isaalang-alang natin ang pagpapatakbo ng circuit sa Fig. 2.2,a. Kung ang isang pulso (o mataas na potensyal) ay kumikilos sa isang input lamang, pagkatapos ay ang diode na konektado sa input na ito ay bubukas at ang pulso (o mataas na potensyal) ay ipinadala sa pamamagitan ng bukas na diode sa risistor R. Sa kasong ito, isang boltahe ng polarity sa kung saan ang mga diode sa mga circuit ay nabuo sa risistor R ang natitirang mga input ay napapailalim sa blocking boltahe.

kanin. 2.2.

Kung ang mga signal na naaayon sa logic 1 ay sabay-sabay na natanggap sa ilang mga input, kung gayon kung ang mga antas ng mga signal na ito ay mahigpit na pantay, ang lahat ng mga diode na konektado sa mga input na ito ay magbubukas.

Kung ang paglaban ng bukas na diode ay maliit kumpara sa paglaban ng risistor R, ang antas ng boltahe ng output ay magiging malapit sa antas ng signal ng input, hindi alintana kung gaano karaming mga input ang logic 1 na signal ay sabay-sabay na aktibo.

Tandaan na kung ang mga antas ng input signal ay naiiba, pagkatapos lamang ang diode ng input na ang antas ng signal ay ang pinakamataas na magbubukas. Ang isang boltahe ay nabuo sa risistor R na malapit sa pinakamataas na boltahe na kumikilos sa mga input. Ang lahat ng iba pang diode ay nagsasara, nagdidiskonekta sa mga pinagmumulan na may mababang antas ng signal mula sa output.

Kaya, ang isang senyas na naaayon sa logic 1 ay nabuo sa output ng elemento kung ang logic 1 ay aktibo kahit isa sa mga input. Samakatuwid, ang elemento ay nagpapatupad ng disjunction operation (OR operation).

Isaalang-alang natin ang mga salik na nakakaimpluwensya sa hugis ng output pulse. Hayaan ang elemento na magkaroon ng n input at isa sa mga ito ay ibinibigay sa isang parihabang boltahe pulse mula sa isang pinagmulan na may output resistance Rout. Ang diode na konektado sa input na ito ay bukas at kumakatawan sa isang mababang pagtutol. Ang mga hiwalay na diode ay sarado, ang mga capacitance C ng kanilang mga p-n junctions sa pamamagitan ng mga resistensya ng output ng mga mapagkukunan na konektado sa mga input ay lumabas na konektado kahanay sa output ng elemento. Kasama ang load at installation capacitance C n, ang ilang katumbas na capacitance C eq = C d + (n-1) C d ay nabuo, konektado sa parallel R (Fig. 2.3, a).

Sa sandaling ang isang pulso ay inilapat sa input, dahil sa kapasidad ng Cec, ang output boltahe ay hindi maaaring tumaas nang bigla; lumalaki ito nang husto sa pare-pareho ng oras

(mula nang lumabas si R< R), стремясь к значению U вх R/(R + R вых).

kanin. 2.3.

Sa sandaling ang input pulse ay nagtatapos, ang boltahe sa buong sisingilin na kapasitor C eq ay hindi maaaring bumaba nang bigla; ito ay bumababa nang malaki sa isang pare-pareho ng oras (sa oras na ito ang lahat ng mga diode ay sarado); kasi ang tagal ng cutoff ng output pulse ay mas mahaba kaysa sa tagal ng harap nito (Larawan 2.3, b). Ang paglalapat ng susunod na pulso sa input ng elemento ay pinapayagan lamang matapos ang natitirang boltahe sa output mula sa pagkilos ng nakaraang pulso ay bumaba sa isang tiyak na maliit na halaga. Samakatuwid, ang isang mabagal na pagbaba sa output boltahe ay nangangailangan ng pagtaas sa pagitan ng orasan at, samakatuwid, ay nagiging sanhi ng pagbaba sa pagganap.

elemento ng diode AT (katugmang circuit)

Ang AND gate ay may isang output at dalawa o higit pang mga input. Ang elementong AND diode ay maaaring gumana sa impormasyong ipinakita sa parehong potensyal at pulse form.

Ipinapakita ng Figure 2.4a ang circuit na ginagamit para sa mga positive input voltages. Kapag gumagamit ng negatibong lohika at negatibong mga boltahe ng input, o mga pulso ng negatibong polarity, kinakailangang baguhin ang polarity ng power supply boltahe at ang polarity ng mga diode (Larawan 2.4b).

kanin. 2.4.

Hayaang ang isa sa mga input ng circuit sa Fig. 2.4a ay may mababang antas ng boltahe na naaayon sa antas ng log.0. Ang kasalukuyang ay isasara sa circuit mula sa pinagmulan E sa pamamagitan ng risistor R, isang bukas na diode at isang mababang mapagkukunan ng boltahe ng input. Dahil ang paglaban ng isang bukas na diode ay mababa, ang isang mababang potensyal mula sa input ay ipapadala sa pamamagitan ng bukas na diode sa output. Ang mga diode na konektado sa natitirang mga input, na nakalantad sa isang mataas na antas ng boltahe, ay sarado. Ang boltahe na kumikilos sa diode ay maaaring matukoy sa pamamagitan ng pagbubuod ng mga boltahe kapag lumalampas sa circuit na panlabas sa diode mula sa anode nito hanggang sa katod. Sa pamamagitan ng bypass na ito, ang boltahe sa diode ay katumbas ng U d = U out - U in. Kaya, ang output boltahe na inilapat sa anodes ng diodes ay positibo para sa kanila, tending upang buksan ang diodes; ang input boltahe na inilapat sa cathode ay negatibo, malamang na isara ang diode. At kung lalabas ka< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.

Kaya, kung hindi bababa sa isa sa mga input ay may mababang antas ng boltahe (log.0), pagkatapos ay isang mababang antas ng boltahe (log.0) ay nabuo sa output ng elemento.

Hayaang gumana ang mga high-level na boltahe sa lahat ng mga input (log.1). Maaaring magkaiba sila ng kaunti sa kahulugan. Sa kasong ito, ang diode na nakakonekta sa input na may mas mababang boltahe ay magbubukas. Ang boltahe na ito ay ipapadala sa pamamagitan ng diode sa output. Ang natitirang mga diode ay halos sarado. Ang output boltahe ay itatakda sa isang mataas na antas (log.1).

Dahil dito, ang isang logic 1 level na boltahe ay nakatakda sa output ng elemento kung at kung ang isang logic 1 level na boltahe ay gumagana sa lahat ng mga input. Kaya, tinitiyak namin na ang elemento ay gumaganap ng lohikal na AT operasyon.

Isaalang-alang natin ang hugis ng output pulse (Larawan 2.5).

Ipagpalagay namin na ang ilang katumbas na capacitive element C eq ay konektado sa output, ang capacitance na kinabibilangan ng mga capacitances ng load, installation at closed diodes. Sa sandaling ang isang boltahe pulse ay inilapat nang sabay-sabay sa lahat ng mga input, ang boltahe sa C eq (sa output ng elemento) ay hindi maaaring tumaas nang biglaan. Ang lahat ng mga diode sa una ay naging sarado ng mga boltahe ng input, na negatibo para sa mga diode. Samakatuwid, ang input signal source ay madidiskonekta sa C eq. Ang Capacitor C eq ay sinisingil mula sa pinagmulan E sa pamamagitan ng risistor R. Ang boltahe sa kapasitor (at samakatuwid sa output ng elemento) ay lumalaki nang malaki sa isang pare-pareho ng oras (Fig. 2.5b). Sa sandaling lumampas ka sa pinakamababang boltahe ng input, magbubukas ang kaukulang diode at titigil ang paglaki ng uin. Ang kasalukuyang mula sa pinagmulan E, na dating sarado sa pamamagitan ng C eq, ay inililipat sa bukas na diode circuit.

kanin. 2.5.

Sa sandaling matapos ang mga pulso ng input, bubukas ang lahat ng diode na may positibong boltahe para sa kanila. Ang isang medyo mabilis na paglabas ng C eq ay nangyayari sa pamamagitan ng mga bukas na diode at mababang output resistances ng input signal source. Ang output boltahe ay bumababa exponentially na may isang maliit na oras pare-pareho.

Ang paghahambing ng mga hugis ng output pulses ng mga elemento ng diode OR at AND ay nagpapakita na sa elemento ng OR ang cutoff ng pulso ay mas pinalawak, at sa elementong AND ang harap nito ay mas pinalawak.

elemento ng transistor HINDI (inverter)

kanin. 2.6.

Ang operasyon ay hindi maipapatupad ng pangunahing elemento na ipinapakita sa Fig. 2.6,a. Dapat tandaan na ang elementong ito ay gumaganap ng NOT operation lamang sa potensyal na anyo ng representasyon ng mga lohikal na halaga. Kapag ang antas ng signal ng input ay mababa, na tumutugma sa log.0, ang transistor ay sarado, at isang mataas na antas ng boltahe E (log1) ay nakatakda sa output nito. At kabaligtaran, sa isang mataas na antas ng boltahe ng input (antas ng log.1), ang transistor ay puspos, at isang boltahe na malapit sa zero ay nakatakda sa output nito (antas ng log.0). Ang mga graph ng input at output voltages ay ipinakita sa Fig. 2.6, b.

Mga integral na lohikal na elemento ng AND-NOT na batayan at ang kanilang mga parameter.

Ang mga integral na elemento ng lohika ay ginagamit sa potensyal na anyo ng kumakatawan sa mga lohikal na dami.

Ang diagram ng isang pinagsamang elemento AND-NOT type DTL ay ipinapakita sa Fig. 2.7. Ang isang elemento ay maaaring nahahati sa dalawang functional na bahagi na konektado sa serye. Ang mga dami ng input ay ibinibigay sa bahagi na isang diode AT gate. Ang pangalawang bahagi ng elemento, na ginawa sa isang transistor, ay isang inverter (nagsasagawa ng NOT operation). Kaya, ang elemento ay sunud-sunod na nagsasagawa ng mga lohikal na operasyon AT at HINDI at, samakatuwid, sa kabuuan ay ipinapatupad nito ang lohikal na AT-HINDI na operasyon.

Kung ang isang mataas na antas ng boltahe (log.1) ay gumagana sa lahat ng mga input ng elemento, pagkatapos ay isang mataas na antas ng boltahe ay nabuo sa output ng unang bahagi ng circuit (sa punto A). Ang boltahe na ito ay ipinapadala sa pamamagitan ng mga VD diodes sa input ng transistor, na nasa saturation mode, sa output ng elemento ang boltahe ay mababa (log.0).

kanin. 2.7.

Kung hindi bababa sa isa sa mga input ay may mababang antas ng boltahe (log.0), pagkatapos ay isang mababang antas ng boltahe (malapit sa zero) ay nabuo sa punto A, ang transistor ay sarado at isang mataas na antas ng boltahe (log.1). ) ay nasa output ng elemento. Ang operasyon ng elemento ng diode AT sa pinagsama-samang bersyon ay naiiba sa pagpapatakbo ng parehong elemento na tinalakay sa itaas sa mga discrete na bahagi na kapag ang logic 1 ay sabay-sabay na inilapat sa lahat ng mga input, ang lahat ng mga diode ay sarado. Dahil dito, ang kasalukuyang pagkonsumo mula sa pinagmulan na nagbibigay ng input boltahe sa log.1 ay nabawasan sa isang napakaliit na halaga.

Tingnan natin ang pagpapatakbo ng bahagi ng inverter ng elemento. Una, tandaan natin ang ilang mga tampok ng integrated circuit transistors. Gumagamit ang microcircuits ng mga silikon na transistor ng uri ng n-p-n (sa kasong ito, ang boltahe ng supply ng kolektor ay may positibong polarity at bubukas ang transistor kapag may positibong boltahe sa pagitan ng base at emitter). Sa Fig. Ipinapakita ng Figure 2.8 ang isang tipikal na pag-asa ng kasalukuyang kolektor sa boltahe sa pagitan ng base at emitter sa aktibong mode. Ang kakaiba ng katangiang ito ay halos ang transistor ay nagsisimulang magbukas sa medyo mataas na halaga ng base boltahe (karaniwang lumalampas sa 0.6 V). Ang tampok na ito ay nagpapahintulot sa iyo na gawin nang walang mga mapagkukunan ng base bias, dahil kahit na sa mga positibong boltahe sa base ng ikasampu ng isang bolta, ang transistor ay lumalabas na halos sarado. Sa wakas, ang isa pang tampok ng microcircuit transistor ay ang boltahe sa pagitan ng kolektor at emitter sa saturation mode ay medyo mataas (maaari itong maging 0.4 V o mas mataas).

kanin. 2.8.

Hayaang maibigay ang mga signal sa mga input ng isang lohikal na elemento mula sa mga output ng mga katulad na elemento. Kunin natin ang log.1 boltahe na katumbas ng 2.6 V, ang log.0 na boltahe na katumbas ng 0.6 V, ang boltahe sa mga bukas na diode at ang base-emitter na boltahe ng saturated transistor na katumbas ng 0.8 V.

Kapag ang isang boltahe ng 2.6 V (log 1 level) ay inilapat sa lahat ng mga input (tingnan ang Fig. 2.7), ang mga diode sa mga input ay malapit, ang kasalukuyang mula sa pinagmulan E 1 sa pamamagitan ng risistor R 1, ang mga diodes VD ay pumasa sa base ng transistor, itinatakda ang transistor sa saturation mode . Ang isang mababang antas ng boltahe na 0.6 V (log level 0) ay nabuo sa output ng elemento. Ang boltahe U A ay katumbas ng kabuuan ng mga boltahe sa diodes VD at ang boltahe U BE: 3 0.8 = 2.4 V. Kaya, ang mga input diode ay nasa ilalim ng reverse boltahe na 0.2 V.

Kung hindi bababa sa isa sa mga input ay ibinibigay na may mababang antas ng boltahe na 0.6 V (log level 0), pagkatapos ay ang kasalukuyang mula sa pinagmulan E 1 ay sarado sa pamamagitan ng risistor R 1, isang bukas na input diode at ang input signal source. Sa kasong ito, U A = 0.8 + 0.6 = 1.4 V. Sa boltahe na ito, ang transistor ay naka-off dahil sa bias na ibinigay ng mga VD diodes (ang mga diode na ito ay tinatawag na bias diodes). Ang kasalukuyang mula sa pinagmulan E 1, na dumadaloy sa risistor R 1, diodes VD at risistor R 2, ay lumilikha ng pagbaba ng boltahe sa mga bias diode na malapit sa U A. Ang boltahe U BE ay positibo, ngunit makabuluhang mas mababa sa 0.6 V, at ang sarado ang transistor.

AND-NOT elemento ng diode-transistor logic (DTL)

Ang pangunahing circuit ng elemento na ipinapakita sa Fig. 2.9, tulad ng circuit ng elemento ng DTL na tinalakay sa itaas, ay binubuo ng dalawang functional na bahagi na konektado sa serye: isang circuit na nagsasagawa ng AND operation, at isang inverter circuit. Ang isang natatanging tampok ng pagtatayo ng AND circuit sa elemento ng TTL ay ang paggamit nito ng isang multi-emitter transistor MT, na pinapalitan ang isang pangkat ng mga input diode ng DTL circuit. Ang mga emitter junction ng MT ay kumikilos bilang input diodes, at ang collector junction ay kumikilos bilang bias diode sa transistor base circuit ng inverting na bahagi ng elemento ng circuit.

Kung isasaalang-alang ang prinsipyo ng pagpapatakbo ng MT, maaari itong isipin na binubuo ng mga indibidwal na transistors na may pinagsamang mga base at collectors, tulad ng ipinapakita sa Fig. 2.9, b.

kanin. 2.9

Hayaang mailapat ang logic na 1 level na boltahe (3.2 V) sa lahat ng input ng elemento. Ang posibleng pamamahagi ng mga potensyal sa mga indibidwal na punto ng circuit ay ipinapakita sa Fig. 2.10a. Ang emitter junctions MT ay lumalabas na reverse biased (ang mga potensyal na emitter ay mas mataas kaysa sa base potensyal), ang collector junction MT, sa kabaligtaran, ay biased sa forward na direksyon (ang collector potential ay mas mababa kaysa sa base potential). Kaya, ang MT ay maaaring katawanin ng mga transistor na tumatakbo sa aktibong mode na may kabaligtaran na paglipat (sa naturang paglipat, ang mga tungkulin ng emitter at kolektor ay nagbabago). Ang multi-emitter transistor ay idinisenyo sa paraang ang pakinabang nito sa kabaligtaran na koneksyon ay mas mababa kaysa sa pagkakaisa. Samakatuwid, ang mga emitter ay kumukuha ng isang maliit na kasalukuyang mula sa mga mapagkukunan ng signal ng input (hindi tulad ng mga elemento ng DTL, kung saan ang kasalukuyang ito sa pamamagitan ng closed input diodes ay halos zero). Ang base kasalukuyang MT ay dumadaloy sa pamamagitan ng collector junction sa base ng transistor VT, na pinapanatili ang huli sa saturation mode. Ang output boltahe ay nakatakda sa isang mababang antas (log.0).

kanin. 2.10.

Isaalang-alang natin ang isa pang estado ng circuit. Hayaan ang kahit isa sa mga input ay may boltahe na antas ng log.0. Ang resultang potensyal na pamamahagi ay ipinapakita sa Fig. 2.10b. Ang potensyal na base ng MT ay mas mataas kaysa sa potensyal ng emitter at kolektor. Dahil dito, ang parehong mga junction, emitter at collector, ay forward bias at ang MT ay nasa saturation mode. Ang buong base kasalukuyang ng MT ay sarado sa pamamagitan ng mga junction ng emitter. Ang boltahe sa pagitan ng emitter at ng kolektor ay malapit sa zero, at ang mababang antas ng boltahe na kumikilos sa emitter ay ipinadala sa pamamagitan ng MT sa base ng transistor VT. Ang transistor VT ay sarado, ang antas ng boltahe ng output ay mataas (antas ng log 1). Sa kasong ito, halos ang buong base current ng MT ay sarado sa pamamagitan ng forward-biased emitter junction ng MT.

Mga pangunahing parameter ng pinagsama-samang elemento ng lohika

Tingnan natin ang mga pangunahing parameter at mga paraan upang mapabuti ang mga ito.

Input pooling factor tinutukoy ang bilang ng mga input ng elemento na nilalayon upang magbigay ng mga lohikal na variable. Ang isang elemento na may malaking input combing coefficient ay may mas malawak na lohikal na kakayahan.

Kapasidad ng pag-load (o output fanout factor) tinutukoy ang bilang ng mga input ng mga katulad na elemento na maaaring konektado sa output ng isang ibinigay na elemento. Kung mas mataas ang kapasidad ng pag-load ng mga elemento, mas kaunti ang bilang ng mga elemento na maaaring kailanganin kapag gumagawa ng isang digital na aparato.

Upang madagdagan ang kapasidad ng pagkarga sa DTL at TTL, ginagamit ang isang kumplikadong circuit ng inverting part. Ang diagram ng isang elemento na may isa sa mga variant ng isang kumplikadong inverter ay ipinapakita sa Fig. 2.11.

kanin. 2.11

Ang Figure 2.11a ay naglalarawan ng pinaganang mode ng elemento. Kung ang lahat ng mga input ay may logic level boltahe na 1, ang lahat ng kasalukuyang dumadaloy sa risistor R1 ay ibinibigay sa base ng transistor VT2. Ang Transistor VT2 ay bubukas at napupunta sa saturation mode. Ang emitter current ng transistor VT2 ay dumadaloy sa base ng transistor VT5, na pinananatiling bukas ang transistor na ito. Ang mga transistors VT3 at VT4 ay sarado, dahil sa emitter junction ng bawat isa sa kanila ang isang boltahe ng 0.3 V ay inilapat, na hindi sapat upang buksan ang mga transistor.

Sa Fig. Ipinapakita ng 2.11b ang mode ng elementong ini-off. Kung hindi bababa sa isa sa mga input ay may boltahe na antas ng log.0, pagkatapos ay ang kasalukuyang ng risistor R1 ay ganap na inililipat sa input circuit. Ang mga transistor na VT2 at VT5 ay malapit, ang output boltahe ay nasa antas ng log.1. Ang mga transistors VT3, VT4 ay nagpapatakbo sa dalawang serye na konektado sa mga tagasunod ng emitter, ang input na kung saan ay ibinibigay sa kasalukuyang sa pamamagitan ng risistor R2, at ang emitter kasalukuyang ng lumilipas na VT4 ay nagpapagana sa pagkarga.

Kapag ang elemento na may isang simpleng inverter ay naka-off, ang kasalukuyang ay ibinibigay sa load mula sa pinagmumulan ng kapangyarihan sa pamamagitan ng isang kolektor risistor Rк na may mataas na pagtutol (tingnan ang Fig. 2.11b). Nililimitahan ng risistor na ito ang maximum na kasalukuyang halaga sa load (habang tumataas ang kasalukuyang load, ang pagbaba ng boltahe sa buong Rk ay tumataas, ang output boltahe ay bumababa). Sa isang elemento na may isang kumplikadong inverter, ang emitter current ng transistor VT4, na tumatakbo sa isang emitter follower circuit, ay ibinibigay sa load. Dahil ang output resistance ng emitter follower ay maliit, ang output boltahe ay hindi gaanong nakadepende sa load current at ang malalaking halaga ng load current ay pinahihintulutan.

PagganapAng mga lohikal na elemento ay isa sa pinakamahalagang parameter ng mga lohikal na elemento; ito ay tinatantya ng pagkaantala sa pagpapalaganap ng signal mula sa input hanggang sa output ng elemento.

Ipinapakita ng Figure 2.12 ang hugis ng input at output signal ng logical element (inverter): t 1.0 3 - oras ng pagkaantala para sa paglipat ng output ng elemento mula sa estado 1 hanggang sa estado 0; t 0.1 3 - pagpapalit ng pagkaantala mula sa estado 0 patungo sa estado 1. Tulad ng makikita mula sa figure, ang oras ng pagkaantala ay sinusukat sa isang antas na na-average sa pagitan ng log.0 at log.1 na antas. Ang average na pagkaantala ng pagpapalaganap ng signal t з av = 0.5 (t 0.1 3 + t 1.0 3). Ginagamit ang parameter na ito sa pagkalkula ng pagkaantala ng pagpapalaganap ng mga signal sa mga kumplikadong circuit ng lohika.

kanin. 2.12

Isaalang-alang natin ang mga salik na nakakaimpluwensya sa pagganap ng isang lohikal na elemento at mga pamamaraan para sa pagpapataas ng pagganap.

Upang madagdagan ang bilis ng paglipat ng mga transistors sa elemento, kinakailangan na gumamit ng mas mataas na dalas ng mga transistor at ilipat ang mga transistor na may malalaking control currents sa base circuit; ang isang makabuluhang pagbawas sa oras ng pagkaantala ay nakamit sa pamamagitan ng paggamit ng isang puspos na mode ng pagpapatakbo ng mga transistors (sa kasong ito, ang oras na kinakailangan para sa resorption ng mga carrier ng minorya sa base kapag ang mga transistor ay naka-off) ay inalis.

kanin. 2.13

Ang prosesong ito ay maaaring mapabilis sa pamamagitan ng mga sumusunod na pamamaraan:

· isang pagbaba sa R (at samakatuwid ay isang pagbaba sa pare-pareho ng oras); gayunpaman, sa parehong oras, ang kasalukuyang at kapangyarihan na natupok mula sa pinagmumulan ng kuryente ay tumaas;

· paggamit ng mga maliliit na pagbagsak ng boltahe sa elemento;

· ang paggamit ng isang elemento ng tagasunod ng emitter sa output, na binabawasan ang impluwensya ng kapasidad ng pagkarga.

Sa ibaba, kapag inilalarawan ang mga lohikal na elemento ng emitter-coupled logic, ang paggamit ng mga pamamaraang ito upang mapataas ang bilis ng mga elemento ay ipinapakita.

kanin. 2.13

Kasanayan sa ingay ay tinutukoy ng pinakamataas na halaga ng interference na hindi nagiging sanhi ng pagkagambala sa pagpapatakbo ng elemento.

Upang masuri ang dami ng kaligtasan sa ingay, gagamitin namin ang tinatawag na katangian ng paglipat lohikal na elemento (inverter). Ipinapakita ng Figure 2.14 ang isang tipikal na anyo ng katangiang ito.

kanin. 2.14

Ang katangian ng paglipat ay ang pag-asa ng output boltahe sa input. Upang makuha ito, kinakailangan upang ikonekta ang lahat ng mga input ng elemento ng lohika at, sa pamamagitan ng pagbabago ng boltahe ng output, markahan ang kaukulang mga halaga ng boltahe ng output.

Habang tumataas ang input voltage mula sa zero hanggang sa threshold level log.0 U 0 p, bumababa ang output voltage mula sa level log.1 U 1 min. Ang karagdagang pagtaas sa input ay humahantong sa isang matalim na pagbaba sa output. Sa malalaking halaga ng boltahe ng input na lumalampas sa threshold level log.1 U 0 max. Kaya, sa panahon ng normal na operasyon ng elemento sa static (steady) mode, ang input voltages U 0 p ay hindi katanggap-tanggap< u вх

Ang katanggap-tanggap na ingay ay itinuturing na kung saan, kapag pinatong sa input boltahe, ay hindi magdadala nito sa rehiyon ng hindi katanggap-tanggap na mga halaga U 0 p< u вх

Emitter-coupled logic gate

Ang isang tipikal na circuit ng isang pinagsamang elemento ng emitter-coupled logic ay ipinapakita sa Fig. 2.15.

kanin. 2.15.

Transistors VT 0, VT 1, VT 2, VT 3 gumana sa kasalukuyang switch circuit, transistors VT 4, VT 5 - sa output emitter tagasunod. Ang diagram ay nagpapakita ng mga potensyal na halaga sa iba't ibang mga punto kapag ang isang antas ng boltahe ng log.1 ay inilapat sa input; Ang mga halaga ng mga potensyal ng parehong mga punto ay nakapaloob sa mga bracket para sa kaso kapag ang isang antas ng boltahe ng log.0 ay inilapat sa lahat ng mga input ng elemento. Ang mga halaga ng mga potensyal na ito ay tumutugma sa mga sumusunod na antas:

· power supply boltahe Ek = 5 V;

· antas ng lohika 1 U 1 = 4.3 V;

· antas ng lohika 1 U 0 = 3.5 V;

· ang boltahe sa pagitan ng base at emitter ng bukas na transistor U be = 0.7 V.

Isaalang-alang natin ang prinsipyo ng pagpapatakbo ng pinagsamang lohikal na elemento ng ESL (tingnan ang Fig. 2.15).

Hayaang mailapat ang boltahe U 1 = 4.3 V sa In 1. Bukas ang Transistor VT 1; ang emitter current ng transistor na ito ay lumilikha ng boltahe drop sa risistor R U a = U 1 -U be = 4.3 - 0.7 = 3.6 V; ang kasalukuyang kolektor ay lumilikha ng boltahe U Rк1 = 0.8 V sa risistor Rk1; boltahe sa kolektor ng transistor U b = E k - U Rk1 = 5 - 0.8 = 4.2 V.

Boltahe sa pagitan ng base at emitter ng transistor VT 0 U be VT0 = U - U a = 3.9 - 3.6 = 0.3 V; ang boltahe na ito ay hindi sapat upang buksan ang transistor VT 0. Kaya, ang bukas na estado ng alinman sa mga transistor VT 1, VT 2, VT 3 ay humahantong sa saradong estado ng transistor VT 0. Ang kasalukuyang sa pamamagitan ng risistor R k2 ay napakaliit (tanging ang base kasalukuyang ng transistor VT 5 ang dumadaloy) at ang boltahe sa kolektor VT 0.

Isaalang-alang natin ang isa pang estado ng lohikal na elemento. Hayaang kumilos ang isang boltahe ng log.0 U 0 = 3.5 V sa lahat ng mga input. Sa kasong ito, ang transistor VT 0 ay lumabas na bukas (sa lahat ng mga transistor na ang mga emitters ay pinagsama, ang isa na may mas mataas na boltahe sa base nito ay bubukas ); U a = U - U be = 3.9 - 0.7 = 3.2 V; ang boltahe sa pagitan ng base at emitter ng transistors VT 1, VT 2, VT 3 ay katumbas ng U be VT1...VT0 = U 0 - U a = 3.5 - 0.7 = 0.3 V at ang mga transistor na ito ay sarado; U b = 5 V; U sa = 4.2 V.

Ang mga boltahe mula sa mga punto b at c ay ipinapadala sa mga output ng elemento sa pamamagitan ng mga repeater ng emitter; sa kasong ito, ang antas ng boltahe ay bumababa ng halaga U be = 0.7 V. Bigyang-pansin natin ang mahalagang katotohanan na ang mga boltahe sa mga output ay katumbas ng U 1 (4.3 V) o U 0 (3.5 V).

Alamin natin kung anong lohikal na function ang nabuo sa mga output ng elemento.

Sa punto sa at sa Out 2, ang isang mababang antas ng boltahe ay nabuo kapag ang transistor VT 0 ay bukas, i.e. sa kaso kung saan ang x 1 = 0, x 2 = 0, x 3 = 0. Para sa anumang iba pang kumbinasyon ng mga input variable value, ang transistor VT 0 ay sarado at ang mataas na antas ng boltahe ay nabuo sa Out 2. Ito ay sumusunod mula dito na ang isang disjunction ng mga variable x 1 Vx 1 Vx 1 ay nabuo sa Out 2. Ang OR-NOT function ay nabuo sa Out 1.

Samakatuwid, ang logic gate ay gumaganap ng NOR at OR na mga operasyon.

Sa ESL microcircuits, ang point g ay ginagawang karaniwan, at ang point d ay konektado sa isang power source na may boltahe na -5V. Sa kasong ito, ang mga potensyal ng lahat ng mga punto ng circuit ay nabawasan sa 5 V.

Ang itinuturing na lohikal na elemento ay kabilang sa klase ng pinakamabilis na kumikilos na mga elemento (maikling oras ng pagkaantala ng pagpapalaganap ng signal) ay sinisiguro ng mga sumusunod na salik: ang mga bukas na transistor ay nasa aktibong mode (wala sa mode ng saturation); ang paggamit ng mga tagasunod ng emitter sa mga output ay nagpapabilis sa proseso ng pag-recharging ng mga capacitor na konektado sa mga output; Ang mga transistor ay konektado ayon sa isang karaniwang base switching circuit, na nagpapabuti sa dalas ng mga katangian ng mga transistor at nagpapabilis sa proseso ng paglipat sa kanila; Ang pagkakaiba sa mga lohikal na antas U 1 -U 0 = 0.8 V ay pinili upang maging maliit (gayunpaman, ito ay humahantong sa isang medyo mababang ingay na kaligtasan sa sakit ng elemento).

Mga elemento ng lohika batay sa MOS transistors

kanin. 2.16

Sa Fig. Ang Figure 2.16 ay nagpapakita ng isang diagram ng isang elemento ng lohika na may sapilitan na channel ng uri n (ang tinatawag na n MIS na teknolohiya). Ang mga pangunahing transistor VT 1 at VT 2 ay konektado sa serye, ang transistor VT 3 ay gumaganap bilang isang load. Sa kaso kapag ang isang mataas na boltahe U 1 ay inilapat sa parehong mga input ng elemento (x 1 = 1, x 2 = 1), parehong transistors VT 1 at VT 2 ay bukas at isang mababang boltahe U 0 ay nakatakda sa output. Sa lahat ng iba pang mga kaso, hindi bababa sa isa sa mga transistors VT 1 o VT 2 ay sarado at ang boltahe U 1 ay nakatakda sa output. Kaya, ang elemento ay gumaganap ng lohikal na AND-NOT function.

kanin. 2.17

Sa Fig. Ang Figure 2.17 ay nagpapakita ng diagram ng elementong OR-NOT. Ang isang mababang boltahe U 0 ay nakatakda sa output nito kung hindi bababa sa isa sa mga input ay may mataas na boltahe U 1 , na nagbubukas ng isa sa mga pangunahing transistors na VT 1 at VT 2 .

kanin. 2.18

Ipinapakita sa Fig. Ang 2.18 diagram ay isang diagram ng elementong NOR-NOT ng teknolohiyang KMDP. Sa loob nito, ang mga transistors VT 1 at VT 2 ay ang mga pangunahing, ang mga transistors VT 3 at VT 4 ay ang mga load. Hayaan ang mataas na boltahe U1. Sa kasong ito, bukas ang transistor VT 2, sarado ang transistor VT 4 at, anuman ang antas ng boltahe sa kabilang input at ang estado ng natitirang mga transistor, ang isang mababang boltahe U 0 ay nakatakda sa output. Ang elemento ay nagpapatupad ng lohikal na OR-NOT na operasyon.

Ang CMPD circuit ay nailalarawan sa pamamagitan ng napakababang kasalukuyang pagkonsumo (at samakatuwid ay kapangyarihan) mula sa mga power supply.

Logic elemento ng integral injection logic

kanin. 2.19

Sa Fig. Ipinapakita ng Figure 2.19 ang topology ng lohikal na elemento ng integral injection logic (I 2 L). Upang lumikha ng gayong istraktura, ang dalawang yugto ng pagsasabog sa silikon na may n-type na conductivity ay kinakailangan: sa unang yugto, ang mga rehiyon p 1 at p 2 ay nabuo, at sa ikalawang yugto, ang mga rehiyon n 2 ay nabuo.

Ang elemento ay may istraktura p 1 -n 1 -p 2 -n 1 . Maginhawang isaalang-alang ang tulad ng isang apat na layer na istraktura sa pamamagitan ng pag-iisip bilang isang koneksyon ng dalawang maginoo na tatlong-layer na istruktura ng transistor:

p 1 - n 1 - p 2 n 1 - p 2 - n 1

Ang diagram na naaayon sa representasyong ito ay ipinapakita sa Fig. 2.20, a. Isaalang-alang natin ang pagpapatakbo ng elemento ayon sa pamamaraang ito.

kanin. 2.20

Ang Transistor VT 2 na may isang istraktura ng uri n 1 -p 2 -n 1 ay gumaganap ng mga function ng isang inverter na may ilang mga output (bawat kolektor ay bumubuo ng isang hiwalay na output ng isang elemento ayon sa isang bukas na circuit ng kolektor).

Transistor VT 2, tinatawag injector, ay may istraktura tulad ng p 1 -n 1 -p 2 . Dahil ang lugar n 1 ng mga transistor na ito ay karaniwan, ang emitter ng transistor VT 2 ay dapat na konektado sa base ng transistor VT 1; ang pagkakaroon ng isang karaniwang lugar p 2 ay humahantong sa pangangailangan na ikonekta ang base ng transistor VT 2 sa kolektor ng transistor VT 1. Lumilikha ito ng koneksyon sa pagitan ng mga transistors VT 1 at VT 2, na ipinapakita sa Fig. 2.20a.

Dahil ang emitter ng transistor VT 1 ay may positibong potensyal at ang base ay nasa zero potential, ang emitter junction ay forward bias at ang transistor ay bukas.

Ang kasalukuyang kolektor ng transistor na ito ay maaaring sarado alinman sa pamamagitan ng transistor VT 3 (inverter ng nakaraang elemento) o sa pamamagitan ng emitter junction ng transistor VT 2.

Kung ang nakaraang lohikal na elemento ay nasa bukas na estado (transistor VT 3 ay bukas), pagkatapos ay sa input ng elementong ito mayroong isang mababang antas ng boltahe, na, na kumikilos batay sa VT 2, pinapanatili ang transistor na ito sa saradong estado. Ang kasalukuyang injector VT 1 ay sarado sa pamamagitan ng transistor VT 3. Kapag ang nakaraang elemento ng logic ay sarado (transistor VT 3 ay sarado), ang kasalukuyang kolektor ng injector VT 1 ay dumadaloy sa base ng transistor VT 2, at ang transistor na ito ay itakda sa bukas na estado.

Kaya, kapag VT 3 ay sarado, transistor VT 2 ay bukas at, sa kabaligtaran, kapag VT 3 ay bukas, transistor VT 2 ay sarado. Ang bukas na estado ng elemento ay tumutugma sa log.0 na estado, at ang saradong estado ay tumutugma sa log.1 na estado.

Ang injector ay isang mapagkukunan ng direktang kasalukuyang (na maaaring karaniwan sa isang pangkat ng mga elemento). Kadalasan ginagamit nila ang maginoo na graphic na pagtatalaga ng isang elemento, na ipinakita sa Fig. 2.21, b.

Sa Fig. Ipinapakita ng Figure 2.21a ang isang circuit na nagpapatupad ng operasyong OR-NOT. Ang koneksyon ng mga kolektor ng elemento ay tumutugma sa pagpapatakbo ng tinatawag na pag-install I. Sa katunayan, ito ay sapat na hindi bababa sa isa sa mga elemento ay nasa bukas na estado (log.0 na estado), pagkatapos ay ang kasalukuyang injector ng susunod na elemento ay isasara sa pamamagitan ng bukas na inverter at isang mababang antas ng log.0 ay itatatag sa ang pinagsamang output ng mga elemento. Dahil dito, sa output na ito ang isang halaga ay nabuo na naaayon sa lohikal na expression x 1 · x 2. Ang paglalapat ng pagbabagong de Morgan dito ay humahantong sa ekspresyong x 1 · x 2 = . Samakatuwid, ang koneksyon na ito ng mga elemento ay talagang nagpapatupad ng OR-NOT operation.

kanin. 2.21

Ang mga elemento ng lohika AT 2 L ay may mga sumusunod na pakinabang:

· magbigay ng mataas na antas ng pagsasama; sa paggawa ng I 2 L circuits, ang parehong mga teknolohikal na proseso ay ginagamit tulad ng sa produksyon ng mga integrated circuit sa bipolar transistors, ngunit ang bilang ng mga teknolohikal na operasyon at ang mga kinakailangang photomasks ay mas maliit;

· ginagamit ang isang pinababang boltahe (mga 1V);

· magbigay ng kakayahang makipagpalitan ng kapangyarihan sa isang malawak na hanay ng pagganap (maaaring baguhin ang pagkonsumo ng kuryente sa pamamagitan ng ilang mga order ng magnitude, na naaayon ay hahantong sa pagbabago sa pagganap);

· ay nasa mabuting pagsang-ayon sa mga elemento ng TTL.

Sa Fig. Ipinapakita ng Figure 2.21b ang isang diagram ng paglipat mula sa I 2 L na mga elemento patungo sa TTL na elemento.

- Input aggregation coefficient K tungkol- ang bilang ng mga input kung saan ipinatupad ang lohikal na function.

- Output fanout ratio K beses nagpapakita kung gaano karaming mga lohikal na input ng mga aparato ng parehong serye ang maaaring sabay na konektado sa output ng isang ibinigay na lohikal na elemento.

- Pagganap nailalarawan sa pamamagitan ng oras ng pagkaantala ng pagpapalaganap ng signal sa pamamagitan ng LE at tinutukoy mula sa mga graph ng input at output signal laban sa oras (Figure 10). May pagkakaiba sa oras ng pagkaantala ng pagpapalaganap ng signal kapag naka-on ang LE t 1,0 z.r., oras ng pagkaantala ng signal kapag naka-off t 0,1 z.r. at average na oras ng pagkaantala ng pagpapalaganap t 1,0 z.r. wed..

Figure 10 Upang matukoy ang oras ng pagkaantala ng pagpapalaganap ng signal ng LE

Ang average na oras ng pagkaantala ng pagpapalaganap ng signal ay isang agwat ng oras na katumbas ng kalahati ng kabuuan ng mga oras ng pagkaantala ng pagpapalaganap ng signal kapag ang elemento ng logic ay naka-on at naka-off:

t kalusugan kasal= (t 1,0 z.r.+ t 0,1 z.r.)/2

- Mataas na U boltahe 1 at mababang U 0 mga antas(input U 1 input at katapusan ng linggo U 0 palabas) at ang kanilang pinahihintulutang kawalang-tatag. Sa ilalim U 1 at U 0 maunawaan ang mga halaga ng nominal na boltahe "Log.1" at "Log.0"; ang kawalang-tatag ay ipinahayag sa mga kamag-anak na yunit o bilang isang porsyento.

- Mataas na U ang mga boltahe ng threshold 1 pores at mababang U 0 mga antas ng butas ng butas. Ang boltahe ng threshold ay nauunawaan na ang pinakamaliit ( U 1 Simula noon) o pinakadakila ( U 0 Simula noon) ang halaga ng kaukulang mga antas kung saan nagsisimula ang paglipat ng lohikal na elemento sa ibang estado. Ang mga parameter na ito ay tinutukoy na isinasaalang-alang ang pagkalat ng mga parameter ng kaukulang serye sa hanay ng temperatura ng operating; Ang mga sangguniang aklat ay kadalasang nagbibigay ng isang average na halaga U POR.

- Input currents I 0 sa, ako 1 input ayon sa pagkakabanggit sa input voltages ng mababa at mataas na antas.

- Kasanayan sa ingay. Ang static na kaligtasan sa ingay ay tinasa batay sa mga katangian ng paglipat ng elemento ng lohika bilang ang pinakamababang pagkakaiba sa pagitan ng mga halaga ng output at input signal na may kaugnayan sa halaga ng threshold, na isinasaalang-alang ang pagkalat ng mga parameter sa saklaw ng operating temperatura:

U- POM = U 1 palabas.min – U POR

U+ POM = U POR – U 0 palabas.min

Ang reference na data ay karaniwang nagbibigay ng isang pinahihintulutang halaga ng interference, na hindi nagpapalit ng LE sa ilalim ng mga katanggap-tanggap na kondisyon sa pagpapatakbo.

- Pagkonsumo ng kuryente P pawis o kasalukuyang pagkonsumo I pawis.

- Pagpapalit ng enerhiya- gawaing ginugol sa pagsasagawa ng isang solong switch. Ito ay isang mahalagang parameter na ginagamit upang ihambing ang mga microcircuits ng iba't ibang serye at teknolohiya. Ito ay matatagpuan bilang produkto ng paggamit ng kuryente at ang average na oras ng pagkaantala ng pagpapalaganap ng signal.

3.2 Logic ng transistor-transistor

Ang mga elemento ng transistor-transistor logic (TTL) ay bumubuo ng batayan ng medium at high-speed microcircuits. Maraming mga variant ng mga scheme na may iba't ibang mga parameter ang binuo at ginagamit.

Figure 11 NAND logic elements na may simple a) at complex b) inverter

3.2.1 TTL NAND element na may simpleng inverter

Ang nasabing elemento ay may kasamang multi-emitter transistor VT1 (Figure 11,a), na nagsasagawa ng lohikal na AND operation, at isang transistor VT2, na nagpapatupad ng NOT operation.

Ang multi-emitter transistor (MET) ay ang batayan ng TTL. Kung mayroong isang circuit sa mga input, i.e. Mga nagpapalabas ng signal ng MET U 0 =U CE.us Ang mga junction ng emitter ay forward bias at isang makabuluhang base current ang dumadaloy sa VT1 ako B 1 =(E–U BE.us –U CE.us)/R B, sapat para sa transistor ay nasa saturation mode. Sa kasong ito, ang kolektor-emitter boltahe VT 1 U CE.us=0.2 V. Ang boltahe sa base ng transistor VT2 ay katumbas ng U 0 +U CE.us=2U CE.us<MAGING.US at ang transistor VT2 ay sarado. Ang boltahe sa output ng circuit ay tumutugma sa lohikal na antas na "1". Ang circuit ay nasa ganitong estado hangga't ang signal ng hindi bababa sa isa sa mga input ay katumbas ng U 0 .

Kung ang input boltahe ay nadagdagan mula sa antas U 0 sa lahat ng mga input nang sabay-sabay, o sa isa sa mga input, sa kondisyon na ang isang lohikal na "1" na signal ay inilapat sa natitirang mga input, pagkatapos ay ang input boltahe sa base ay tumataas at kapag U b=pasok ka+U CE.us=MAGING.US at magbubukas ang transistor VT2. Bilang isang resulta, ang base kasalukuyang VT2 ay tataas, na dadaloy mula sa pinagmumulan ng kapangyarihan sa pamamagitan ng risistor R b parehong ang collector junction VT1 at ang transistor VT2 ay pupunta sa saturation mode. Karagdagang pagtaas U VX ay hahantong sa pagharang ng mga emitter junction ng transistor VT1, at bilang isang resulta ito ay mapupunta sa isang mode kung saan ang collector junction ay biased sa forward na direksyon, at ang emitter junctions ay biased sa tapat na direksyon (Inverse switching mode) . Circuit output boltahe LABAS KA=U CE.us=U 0 (transistor VT2 sa saturation).

Kaya, ang itinuturing na elemento ay gumaganap ng lohikal na AT-HINDI operasyon.

Ang pinakasimpleng circuit ng isang elemento ng TTL ay may ilang mga disadvantages. Kapag ang mga naturang elemento ay konektado sa serye, kapag ang mga emitter ng iba pang katulad na mga elemento ay konektado sa output ng elemento, ang kasalukuyang natupok mula sa LE ay tumataas, at ang mataas na antas ng boltahe ay bumababa (log. "1"). Samakatuwid, ang elemento ay may mababang kapasidad ng pagkarga. Ito ay dahil sa pagkakaroon ng malalaking emitter currents ng multi-emitter transistor sa inverse mode, na natupok mula sa LE ng load transistor.

Bilang karagdagan, ang circuit na ito ay may mababang kaligtasan sa ingay na may paggalang sa antas ng positibong pagkagambala: U+ POM = MAGING.US –U 0 =MAGING.US–2U CE.us. Upang maalis ang mga pagkukulang na ito, ang mga TTL circuit na may isang kumplikadong inverter ay ginagamit (Larawan 11, b).

3.2.2 TTL element na may kumplikadong inverter

Ang TTL circuit na may kumplikadong inverter (Figure 11, b), tulad ng isang circuit na may simpleng inverter, ay nagsasagawa ng lohikal na AT-HINDI operasyon. Kung mayroong boltahe sa mga input, mag-log. Ang "0" multi-emitter transistor VT1 ay nasa saturation mode, at ang transistor VT2 ay sarado. Dahil dito, ang transistor VT4 ay sarado din, dahil ang kasalukuyang hindi dumadaloy sa risistor R4 at boltahe sa base ng VT4 ikaw bae 4 = "0". Ang transistor VT3 ay bukas dahil ang base nito ay konektado sa power source E sa pamamagitan ng risistor R2. Ang paglaban ng risistor R3 ay maliit, kaya gumagana ang VT3 bilang isang tagasunod ng emitter. Ang kasalukuyang pag-load ng elemento ng lohika at ang boltahe ng output na naaayon sa daloy ng antas ng log sa pamamagitan ng transistor VT3 at ang bukas na diode VD. Ang "1" ay katumbas ng boltahe ng suplay na binawasan ang pagbaba ng boltahe MAGING.US, pagbaba ng boltahe sa isang bukas na diode U d=MAGING.US at isang maliit na pagbaba ng boltahe sa resistensya R 2 mula sa base kasalukuyang VT2: U¹= E–2U CE.us– R 2 ako B 2 = U n– 2MAGING.US.

Ang itinuturing na mode ay tumutugma sa seksyon 1 ng katangian ng paglipat ng elemento ng lohika ng TTL (Larawan 12.a)

Figure 12 Mga katangian ng pangunahing LE series 155:

a – transmission, b – input.

Habang tumataas ang boltahe sa lahat ng input, tumataas ang potensyal ng base ng VT2 at kung kailan U VX=U 0 Simula noon Ang transistor VT2 ay bubukas, ang kasalukuyang kolektor ay nagsisimulang dumaloy ako K 2 sa pamamagitan ng resistors R2 at R4. Bilang isang resulta, ang base kasalukuyang ng VT3 ay bumababa, ang boltahe drop sa kabuuan nito ay tumataas at ang output boltahe ay bumababa (seksyon 2 sa Figure 12). Habang mayroong pagbaba ng boltahe sa risistor R4 U R 4 <MAGING.US sarado ang transistor VT4. Kailan U VX=U¹ Simula noon =2MAGING.US–U CE.us bubukas ang transistor VT4. Ang karagdagang pagtaas sa input boltahe ay humahantong sa saturation ng VT2 at VT4 at ang paglipat ng VT1 sa inverse mode (seksyon 3 sa Figure 12). Sa kasong ito, ang potensyal ng punto " A"(tingnan ang Larawan 11, b) ay katumbas ng Ua=MAGING.US+U CE.us, at ang mga puntos" b» - U b=U CE.us, samakatuwid, U ab=U a–U b=MAGING.US. Upang i-unlock ang transistor VT3 at diode VD1, kailangan mo U ab≥2MAGING.US. Dahil ang kundisyong ito ay hindi natutugunan, ang VT3 at VD1 ay sarado at ang boltahe sa circuit input ay katumbas ng U CE.us=U 0 (seksyon 4 sa Figure 12).

Kapag lumilipat, may mga yugto ng panahon kapag ang parehong mga transistor na VT3 at VT4 ay bukas at nangyayari ang mga kasalukuyang surge. Upang limitahan ang amplitude ng kasalukuyang ito, ang isang risistor na may maliit na pagtutol (R 3 = 100-160 Ohms) ay kasama sa circuit.

Sa negatibong boltahe sa mga naglalabas ng MET na mas malaki sa 2 V, nagkakaroon ng pagkasira ng lagusan at tumataas nang husto ang kasalukuyang input. Upang maprotektahan ang LE mula sa mga epekto ng negatibong panghihimasok, ang mga diode VD2, VD3 ay ipinakilala sa circuit, na nililimitahan ito sa antas ng 0.5–0.6V.

Sa isang positibong boltahe na mas malaki kaysa sa (4–4.5) V, ang kasalukuyang input ay tumataas din, samakatuwid, upang matustusan ang mga LE input na may isang log. "1" ang mga input ay hindi maaaring konektado sa +5 V supply boltahe.

Sa praktikal na aplikasyon ng LE TTL, ang mga hindi nagamit na input ay maaaring iwanang libre. Gayunpaman, binabawasan nito ang kaligtasan sa ingay dahil sa epekto ng interference sa mga libreng terminal. Samakatuwid, ang mga ito ay karaniwang pinagsama sa isa't isa, kung hindi ito humantong sa isang labis para sa nakaraang LE, o konektado sa isang +5 V power source sa pamamagitan ng isang risistor R = 1 kOhm, na naglilimita sa kasalukuyang input. Hanggang sa 20 input ay maaaring konektado sa bawat risistor. Sa pamamaraang ito ang antas ay log. Ang "1" ay ginawang artipisyal.

Noise immunity ng isang TTL element na may kumplikadong inverter:

U + pom = U 1 Simula noon – U 0 = 2MAGING.US – 2U CE.us

U – pom = U 1 – U 1 Simula noon = E – 4MAGING.US + U CE.us

Ang pagganap ng mga elemento ng TTL, na tinutukoy ng oras ng pagkaantala ng pagpapalaganap ng signal kapag naka-on t 1,0 asno.r at pag-off t 0,1 asno.r, ay depende sa tagal ng mga proseso ng akumulasyon at resorption ng minorya carrier sa mga base ng transistors, recharging ang capacitances ng collector SC at emitter capacitors ng SC junctions. Dahil sa panahon ng pagpapatakbo ng elemento ng TTL ang mga bukas na transistor ay nasa isang estado ng saturation, isang makabuluhang kontribusyon sa pagtaas ng pagkawalang-galaw ng TTL ay ginawa sa oras ng resorption ng mga carrier ng minorya kapag ang mga transistor ay naka-off.

Ang mga elemento ng TTL na may kumplikadong inverter ay may malaking logic swing, mababang paggamit ng kuryente, mataas na pagganap at kaligtasan sa ingay. Ang mga karaniwang halaga ng parameter ng TTL ay ang mga sumusunod: U pit=5 V; U 1 ≥2.8 V; U 0 ≤0.5 V; t gusali=10...20 ns; P pot.sr.=10...20 mW; K beses=10.

3.2.3 mga elemento ng TTLSH

Upang mapataas ang pagganap ng mga elemento ng TTL, ang mga elemento ng TTLSH ay gumagamit ng mga Schottky transistor, na isang kumbinasyon ng isang maginoo na transistor at isang Schottky diode na konektado sa pagitan ng base at kolektor ng transistor. Dahil ang pagbaba ng boltahe sa estado sa isang Schottky diode ay mas mababa kaysa sa isang conventional pn junction, karamihan sa input current ay dumadaloy sa diode at isang maliit na bahagi lamang ang dumadaloy sa base. Samakatuwid, ang transistor ay hindi pumapasok sa malalim na mode ng saturation.

Dahil dito, ang akumulasyon ng mga carrier sa base dahil sa kanilang iniksyon sa pamamagitan ng collector junction ay halos hindi nangyayari. Sa pagsasaalang-alang na ito, mayroong isang pagtaas sa bilis ng transistor switch na may isang hadlang na Schottky bilang isang resulta ng pagbaba sa oras ng pagtaas ng kasalukuyang kolektor kapag naka-on at ang oras ng resorption kapag naka-off.

Ang average na oras ng pagkaantala ng pagpapalaganap ng signal ng mga elemento ng TTL na may Schottky diodes (TTLS) ay humigit-kumulang dalawang beses na mas mababa kumpara sa mga katulad na elemento ng TTL. Ang kawalan ng TTLSh ay mas mababang kaligtasan sa ingay kumpara sa mga katulad na elemento ng TTL. U + pom dahil sa mas mataas na halaga U 0 o mas mababa U por.

3.2.4 mga elemento ng TTL na may tatlong estado ng output -

magkaroon ng karagdagang input V - input ng pahintulot (Figure 13,a). Kapag inilapat ang boltahe sa input na ito U 0 transistor VT5 ay bukas at puspos, at ang mga transistor na VT6 at VT7 ay sarado at samakatuwid ay hindi nakakaapekto sa pagpapatakbo ng elemento ng lohika. Depende sa kumbinasyon ng mga signal sa mga input ng impormasyon, ang output ng LE ay maaaring isang signal na may antas ng "log". 0" o "log. 1". Kapag ang isang boltahe ay inilapat sa V input na may isang antas ng "log. Ang 1" transistor VT5 ay nagsasara, at ang mga transistor na VT6 at VT7 ay nakabukas, ang boltahe sa base ng transistor na VT3 ay bumababa sa antas MAGING.US+U d, ang mga transistor na VT2, VT3, VT4 ay malapit at ang LE ay napupunta sa isang mataas na impedance (ikatlong) estado, iyon ay, ito ay naka-disconnect mula sa pag-load.

Ipinapakita ng Figure 13b ang UGO ng elementong ito. Ang simbolo na ∇ ay nagpapahiwatig na ang output ay may tatlong estado. Icon E∇ Ang "Resolution ng ikatlong estado" ay nagpapahiwatig na sa signal na =0 ang LE ay inililipat sa pangatlo (mataas na paglaban) na estado.

Upang mabawasan ang interference sa kahabaan ng power supply circuit, ang mga decoupling ceramic capacitor na may kapasidad na humigit-kumulang 0.1 μF bawat kaso ay naka-install sa mga punto ng koneksyon sa mga bus ng LE group. Sa bawat board, sa pagitan ng power circuit at ng karaniwang bus, mayroong 1–2 electrolytic capacitor na may kapasidad na 4.7–10 μF.

Figure 13 TTL AND-NOT logical element na may tatlong output states a) at ang UGO nito b).

Ipinapakita sa talahanayan 7 ang mga parameter ng ilang serye ng LE TTL.

Talahanayan 7 Mga parameter ng ilang serye ng mga elemento ng lohika ng TTL

MGA OPSYON	SERYE
	Pangkalahatan	Mataas na pagganap		Micropower
	133, 155	K531	KR1531	K555	Kr1533
Input ang kasalukuyang I 0 VX, mA	-1,6	-2,0	-0,6	-0,36	-0,2
Kasalukuyang input ako 1 VX, mA	0,04	0,05	0,02	0,02	0,02
Output boltahe U 0 EXIT, SA	0,4	0,5	0,5	0,5	0,4
Output boltahe U 1 EXIT, SA	2,4	2,7	2,7	2,7	2,5
Output fanout ratio K TIMES	10	10	10	20	20
Input pooling factor K TUNGKOL SA	8	10	-	20	-
Oras ng pagkaantala ng pagpapalaganap ng signal t LIKOD	19	4,8	3,8	20	20
Kasalukuyang pagkonsumo, mA:
ako 0 PAwis(sa U 0 EXIT)	22	36	10,2	4,4	3
ako 1 PAwis(sa U 1 EXIT)	8	16	2,8	1,6	0,85
	0,4	0,3	0,3	0,3	0,4
Supply boltahe, V	5	5	5	5	5
Mga agos ng output, mA:
ako 0 EXIT	16	20	20	8	4
ako 1 EXIT	-0,4	-1	-1	-0,4	-0,4
Average na pagkonsumo ng kuryente bawat elemento, mW	10	19	4	2	1,2

3.3 Logic na kaisa ng emitter

Ang batayan ng emitter-coupled logic (ECL) ay isang high-speed current switch (Larawan 14a). Binubuo ito ng dalawang transistors, sa circuit ng kolektor kung saan kasama ang mga resistors ng pag-load ng RK, at sa emitter circuit ng parehong transistors mayroong isang karaniwang risistor Re, na makabuluhang mas malaki ang halaga kaysa sa Rk. Ang input signal Uin ay ibinibigay sa input ng isa sa mga transistor, at ang reference na boltahe na Uop ay ibinibigay sa input ng isa pa. Ang circuit ay simetriko, samakatuwid, sa paunang estado (U sa = U op) ang parehong mga alon ay dumadaloy sa parehong mga transistor. Ang kabuuang kasalukuyang I O ay dumadaloy sa paglaban Re.

Figure 14 Emitter-coupled logic: a) kasalukuyang switch;

b) pinasimple na circuit diagram

Kapag tumaas pasok ka ang kasalukuyang sa pamamagitan ng transistor VT1 ay tumataas, ang pagbaba ng boltahe sa kabuuan ng paglaban R ay tumataas, ang transistor VT2 ay nagsasara at ang kasalukuyang sa pamamagitan nito ay bumababa. Na may input na boltahe na katumbas ng level log "1" ( Uin =U 1), ang transistor VT2 ay nagsasara at ang lahat ng kasalukuyang daloy sa pamamagitan ng transistor VT1. Mga parameter ng circuit at kasalukuyang ako 0 ay pinili sa paraang ang transistor VT1, kapag bukas, ay nagpapatakbo sa linear mode sa hangganan ng rehiyon ng saturation.

Kapag bumababa pasok ka para mag-log level "0" ( pasok ka=U 0), sa kabaligtaran, ang transistor VT1 ay sarado, at ang transistor VT2 ay nasa linear mode sa hangganan na may rehiyon ng saturation.

Sa ESL circuit (Figure 14,b), isa o higit pang mga transistor (depende sa input coupling coefficient) ay konektado nang kahanay sa transistor VT1, na bumubuo sa isa sa mga arm ng kasalukuyang switch. Upang madagdagan ang kapasidad ng pagkarga, dalawang tagasunod ng emitter na VT4 at VT5 ay konektado sa mga output ng LE.

Kapag nag-aaplay ng signal sa lahat ng input o sa isa sa mga ito, halimbawa, ang una U VX 1 =U 1, bubukas ang transistor VT1 at ang kasalukuyang I 0 ay dumadaloy dito, at magsasara ang transistor VT3.

LABAS KA 1 = U 1 – MAGING.US = U 0

LABAS KA 2 = U PIT – U BE.us = U 1

Kaya, na may paggalang sa unang output, ang circuit na ito ay nagpapatupad ng lohikal na OR-NOT na operasyon, at may paggalang sa pangalawang output, ang OR na operasyon. Ito ay madaling makita na ang threshold boltahe U POR =U OP, gilid ng lohika Δ U=U 1 -U 0 =MAGING.US at kaligtasan sa ingay ng circuit U + POM=U - POM=0,5MAGING.US.

Ang input currents ng elemento, at samakatuwid ang load currents ng ESL, ay maliit: ako 0 VX≈0, kasalukuyang ako 1 VX katumbas ng base kasalukuyang ng transistor na tumatakbo sa gilid ng rehiyon ng saturation, at hindi sa rehiyon ng saturation. Samakatuwid, ang kapasidad ng pagkarga ng elemento ay mataas at ang coefficient ng sumasanga ay umabot sa 20 o higit pa.

Dahil ang lohikal na pagkakaiba ay maliit, ang kawalang-tatag ng boltahe ng supply ng kuryente ay makabuluhang nakakaapekto sa kaligtasan sa ingay ng ESL. Upang mapataas ang kaligtasan sa ingay sa mga ESL circuit, ang positibong poste ng pinagmumulan ng kuryente ay hindi naka-ground, ngunit ang positibo. Ginagawa ito upang ang isang malaking bahagi ng boltahe ng interference ay bumaba sa isang mataas na pagtutol R e at isang maliit na bahagi lamang nito ang umabot sa mga input ng circuit.

Kapag gumagamit ng LE ESL at TTL nang magkasama, kinakailangang isama ang mga espesyal na microcircuits sa pagitan ng mga ito na nag-uugnay sa mga antas ng mga lohikal na signal. Tinawag sila mga level converter(PU).

Ang mataas na pagganap ng ESL ay dahil sa mga sumusunod na pangunahing salik:

1 Ang mga bukas na transistor ay wala sa saturation, kaya ang yugto ng resorption ng mga carrier ng minorya sa mga base ay hindi kasama.

2 Ang mga input transistors ay kinokontrol mula sa mga tagasunod ng emitter ng mga naunang elemento, na, na may mababang output resistance, ay nagbibigay ng malaking base current at, samakatuwid, isang maikling oras ng pagbubukas at pagsasara ng input at reference transistors.

Ang lahat ng mga salik na ito ay magkasamang tinitiyak ang maikling oras ng pagtaas at pagbaba ng output boltahe ng mga elemento ng ESL.

Ang mga sumusunod na average na parameter ay tipikal para sa ESL: U pit=–5V; U 1 =–(0.7–0.9)V; U 0 =–(1.5–2)V; tZ D.av=3–7 ns; P pawis=10–20 mW.

Ang K500 at K1500 series ay itinuturing na promising, na ang K1500 series ay subnanosecond at may propagation delay time na mas mababa sa 1 ns. (Talahanayan 8).

Talahanayan 8 Mga Parameter ng pangunahing serye ng LE ESL

Mga pagpipilian	Serye
Mga pagpipilian	K500	K1500
Kasalukuyang input ako 0 VX,mA	0,265	0,35
Kasalukuyang input ako 1 VX, mA	0,0005	0,0005
Output boltahe U 0 EXIT, SA	-1,85…-1,65	-1,81…-1,62
Output boltahe U 1 EXIT, SA	-0,96…-0,81	-1,025…-0,88
Output threshold boltahe, V:
U 0 OUTPUT	-1,63	-1,61
U 1 OUTPUT	-0,98	-1,035
Oras ng pagkaantala ng pagpapalaganap, ns	2,9	1,5
Pinahihintulutang interference boltahe, V	0,125	0,125
Fanout factor K TIMES	15	-
Supply boltahe, V	-5,2; -2,0	-4,5; -2,0
Pagkonsumo ng kuryente bawat elemento, mW	8…25	40

3.4 Direktang pinagsamang transistor logic (DLC)

Sa circuit ng elemento ng TLNS, ang paglaban ng pagkarga ay kasama sa circuit ng mga konektadong kolektor ng dalawang transistors (Larawan 15,a). Ang mga signal ng input na X1 at X2 ay pinapakain sa mga base ng mga transistor na ito. Kung ang X1 at X2 ay magkasabay na katumbas ng "log 0", ang parehong mga transistor ay sarado at ang output ng circuit ay magkakaroon ng mataas na potensyal na Y = 1. Kung ang isang mataas na potensyal na "log 1" ay inilapat sa hindi bababa sa isa o parehong mga input, kung gayon ang isa o parehong transistor ay bukas at ang output ng circuit ay magkakaroon ng mababang potensyal na Y = 0. Kaya, ang circuit ay gumaganap ng isang OR-NOT na operasyon.

Figure 15 LE NSTL a) at input na mga katangian ng load transistors b).

Tulad ng nakikita mo, ang circuit ng elemento ng NSTL ay napakasimple, ngunit mayroon itong isang makabuluhang disbentaha. Kapag ang output ng elemento ay nakatakda sa isang potensyal na log. Ang "1", isang patuloy na potensyal ay inilalapat sa mga base ng mga transistor ng pagkarga, tulad ng ipinapakita sa Figure 15, isang tuldok na linya U¹. Dahil sa scatter sa mga parameter ng transistors (tingnan ang Figure 15, b), ang base currents ng transistors ay maaaring mag-iba nang malaki. Bilang resulta, ang isa sa mga transistor ay maaaring pumasok sa malalim na saturation, habang ang isa ay maaaring nasa linear mode. Sa kasong ito, ang mga antas ng "log.1" ay mag-iiba nang malaki, na palaging hahantong sa mga malfunction sa pagpapatakbo ng device sa kabuuan. Samakatuwid, ang LE NSTL circuit ay ginagamit lamang sa mga transistor na kinokontrol ng boltahe.

3.5 Integral na lohika ng iniksyon

Ang mga elemento ng integrated injection logic (I²L) ay walang mga analogue sa discrete circuitry at maaari lamang ipatupad sa isang pinagsamang bersyon (Figure 16, a). Ang elemento ng I²L ay binubuo ng dalawang transistor: isang horizontal pnp transistor ang gumaganap bilang isang injector, at isang vertical multicollector npn transistor ay gumagana sa inverter mode. Ang karaniwang n-type na rehiyon ay nagsisilbing base ng pnp transistor pati na rin ang emitter ng npn transistor at konektado sa "ground" point. Ang kolektor ng pnp transistor at ang base ng npn transistor ay isang karaniwang lugar din. Ang isang katumbas na circuit ay ipinapakita sa Figure 16b.

Figure 16 Transistor na may kapangyarihan ng iniksyon: a - block diagram, b - katumbas na circuit, c - katumbas na circuit na may kasalukuyang generator.

Ang boltahe ng supply ay ibinibigay sa injector emitter-base circuit U PIT. Ang pinakamababang pinagmumulan ng boltahe ay tinutukoy ng pagbaba ng boltahe sa junction ng emitter: U CE.us=0.7 V. Ngunit upang patatagin ang kasalukuyang emitter ako 0 risistor R ay konektado sa serye sa pinagmulan at ang boltahe ng pinagmumulan ng kapangyarihan ay kinuha U PIT=1...1.2 V. Sa kasong ito, ang p-n junction emitter-base VT1 ay bukas at ang pagsasabog ng mga butas sa collector junction ay nagaganap. Habang lumilipat sila patungo sa kolektor, ang ilan sa mga butas ay muling pinagsama sa mga electron, ngunit ang isang makabuluhang bahagi ng mga ito ay umabot sa junction ng kolektor at, na dumaan dito, pumapasok sa p-base ng inverter (transistor VT2). Ang prosesong ito ng diffusion, i.e. ang mga butas ay patuloy na ini-inject sa base, anuman ang impluwensya ng input.

Kung ang boltahe sa base ng VT2 pasok ka=U 0, na tumutugma sa saradong estado ng switch S, ang mga butas na pumapasok sa p-base ng inverter ay malayang dumadaloy sa negatibong poste ng pinagmumulan ng kuryente. Walang kasalukuyang daloy sa collector circuit ng transistor VT2 at ito ay katumbas ng open state ng collector circuit VT2. Ang estado na ito ng output circuit ay tumutugma sa boltahe ng log. "1".

Sa pasok ka=U 1 (bukas ang switch S) na mga butas ay naipon sa p-base ng inverter. Nagsisimulang tumaas ang base potential at, nang naaayon, bumababa ang mga boltahe sa mga transition ng VT2 hanggang sa magbukas ang mga transition na ito. Pagkatapos ay dadaloy ang isang kasalukuyang sa circuit ng kolektor ng transistor VT2 at ang potensyal na pagkakaiba sa pagitan ng emitter at kolektor ng inverter (transistor VT2) ay magiging malapit sa zero, i.e. ang transistor na ito ay kumakatawan sa isang short-circuited na seksyon ng circuit, at ang estado na ito ay tumutugma sa antas ng log. "0". Kaya, ang itinuturing na elemento ay gumaganap bilang isang susi.

Tulad ng nalalaman, ang kasalukuyang kolektor ng isang transistor na konektado sa isang circuit na may isang karaniwang base ay hindi nakasalalay sa mga pagbabago sa boltahe sa kolektor sa isang malawak na hanay. Ang Transistor VT1 ay kasama sa circuit na may OB. Mula sa teorya ng pagpapatakbo ng isang bipolar transistor kilala na ang output na katangian nito, na kinuha sa isang pare-parehong kasalukuyang emitter, ay halos pahalang, iyon ay, ang kasalukuyang kolektor ay hindi nakasalalay sa boltahe sa kolektor. Samakatuwid, maaari itong mapalitan ng isang katumbas na kasalukuyang generator. Ayon sa katumbas na kasalukuyang generator theorem, ang pagdaragdag o pagbabawas ng DC boltahe mula sa isang kasalukuyang pinagmulan ay hindi makakaapekto sa kasalukuyang halaga ng generator na iyon. Alinsunod dito, ang transistor circuit na may kapangyarihan ng iniksyon ay lumilitaw na isang mas simpleng katumbas na circuit na ipinapakita sa Figure 16c.

Kung pasok ka=U 1 , pagkatapos ay ang kasalukuyang ako 0 mula sa kasalukuyang generator ay dumadaloy sa base ng VT2, binubuksan ito. Kung saan pasok ka=U 0 . Kung pasok ka=U 0, pagkatapos ay kasalukuyang ako Ang 0 ay pinaikli sa lupa, ang transistor VT2 ay sarado at Lumabas ka=U 1 .

Figure 17 Integrated injection logic (I²L): circuit ng OR-NOT element a) at pagpapatupad ng logical function AND b).

Ang paggamit ng isang multi-collector transistor ay ginagawang posible na hatiin ang kabuuang collector kasalukuyang VT2 sa ilang magkaparehong bahagi, sapat na upang makontrol ang input ng isang katulad na elemento. Salamat sa ito, nagiging posible na gamitin ang pinakasimpleng circuit ng isang lohikal na elemento O-HINDI, na ipinapakita sa Figure 17, a. Ang circuit na ito ay katulad ng circuit ng elemento ng NSTL (tingnan ang Figure 15,a). Hindi tulad ng circuit ng elemento ng NOR-NOT NSTL, ang elemento ng NOR-NOT AND²L ay hindi nangangailangan ng isang risistor sa pinagsamang circuit ng kolektor, dahil ang circuit ng kolektor ay tumatanggap ng kapangyarihan mula sa kasalukuyang generator ng kasunod na yugto.

Ang Figure 17b ay nagpapakita ng isang circuit na nagpapatupad ng lohikal na function na AT. Kapag ang isang logic signal ay inilapat sa parehong mga input (X1 at X2). Ang "0" sa pinagsamang mga kolektor ng mga inverters (VT3 at VT4) ay magiging isang antas ng log. "1". Kapag ang isang log signal ay inilapat sa isa sa mga input, o sa parehong mga input nang sabay-sabay. "1", sa output ng circuit mayroon kaming signal ng log. "0", na tumutugma sa pagpapatupad ng isang lohikal na AT operasyon.

Ang mga elemento ng I²L ay sumasakop sa isang maliit na lugar sa substrate at may mababang paggamit ng kuryente at enerhiya sa paglipat. Ang mga ito ay nailalarawan sa pamamagitan ng mga sumusunod na parameter: U PIT=1 V; t set.=10...100 ns; K beses=3,5; K rev=1.

3.6 Logic elemento batay sa MOS transistors

Ang MOS transistor logic elements ay gumagamit ng dalawang uri ng transistor: control at load. Ang mga controller ay may maikli ngunit medyo malawak na channel at samakatuwid ay may mataas na halaga ng transconductance at kinokontrol ng mababang boltahe. Ang mga load, sa kabaligtaran, ay may mas mahaba ngunit makitid na channel, samakatuwid mayroon silang mas mataas na resistensya sa output at kumikilos bilang isang malaking aktibong pagtutol.

3.6.1 Logic elements sa mga key na may dynamic na load

Ang mga elemento ng logic sa mga switch na may mga dynamic na load ay binubuo ng isang load at ilang mga control transistors. Kung ang mga control transistors ay konektado sa parallel, kung gayon, tulad ng sa NSTL (tingnan ang Figure 15, a), ang elemento ay gumaganap ng isang lohikal na OR-NOT na operasyon, at kapag konektado sa serye, ito ay nagsasagawa ng AND-NOT operation (Figure 18, a , b).

Figure 18 Mga diagram ng mga elemento ng MOS TL: a) – O-HINDI, b) – AT-HINDI.

Kung mayroong boltahe sa mga input X1 at X2 U ВХ =U 0 <U ZI.por Ang mga control transistors na VT1 at VT2 ay sarado. Sa kasong ito, ang output boltahe ay tumutugma sa antas ng log. "1". Kapag ang boltahe ay inilapat sa isa o parehong mga input ng isang elemento U ВХ =U 1 >U ZI.por, pagkatapos ay sa output mayroon kaming isang log. "0", na tumutugma sa pagpapatupad ng isang lohikal na OR-NOT na operasyon.

Sa AND-NOT element circuit, ang control transistors ay konektado sa serye, kaya ang level ay log. Ang "0" sa output ng circuit ay nangyayari lamang kapag may mga solong signal sa parehong mga input.

Ang mga elemento ng MOS TL ay may mataas na kaligtasan sa ingay, isang malaking lohikal na pagkakaiba, mababang paggamit ng kuryente at medyo mababa ang pagganap. Para sa mga elementong nakabatay sa low-threshold na MOS transistors, ito ay kadalasan U PIT=5...9 V, at nasa mataas na threshold U PIT=12.6…27 V. Mga pangunahing parameter ng MOS TL: P pawis=0.4...5 mW, t ZD.av=20...200 ns; U 0 ≤1 V; U 1 ≈7 V.

3.6.2 Mga lohikal na elemento sa mga pantulong na susi

Ang komplementaryong switch ay binubuo ng dalawang MOS transistors na may mga channel ng iba't ibang uri ng conductivity, ang mga input na kung saan ay konektado sa parallel at ang mga output sa serye (Figure 19a). Kapag ang boltahe ng gate ay mas malaki kaysa sa threshold, para sa isang transistor na may isang channel ng isang tiyak na uri, ang kaukulang transistor ay bukas at ang isa ay sarado. Kapag ang boltahe ay nasa kabaligtaran ng polarity, ang bukas at saradong mga transistor ay nagbabago ng mga lugar.

Ang mga LE sa mga komplementaryong switch (CMOS) ay may maraming hindi maikakaila na mga pakinabang.

Matagumpay silang gumagana kapag ang boltahe ng pinagmumulan ng kuryente ay nag-iiba sa isang malawak na hanay (mula 3 hanggang 15 V), na hindi matamo para sa mga LE na may kasamang mga resistor.

Sa static mode na may mataas na load resistance, ang mga CMOS LE ay halos walang kuryente.

Ang mga ito ay nailalarawan din sa pamamagitan ng: katatagan ng mga antas ng signal ng output at ang maliit na pagkakaiba nito mula sa boltahe ng pinagmumulan ng kapangyarihan; mataas na input at mababang output resistance; kadalian ng koordinasyon sa mga microcircuits ng iba pang mga teknolohiya.

Figure 19 Mga Circuit ng CMOS TL logic elements: a) inverter, b) NOR, c) NAND.

Ang circuit ng isang CMOS LE na gumaganap ng 2OR-NOT function ay ipinapakita sa Figure 19b. Ang mga transistor na VT1 at VT3 ay may p-type na channel at bukas sa mga boltahe ng gate na malapit sa zero. Ang mga transistor na VT2 at VT4 ay may n-type na channel at bukas sa mga boltahe ng gate na mas malaki kaysa sa halaga ng threshold. Kung pareho o isa sa mga input ay may log level. "1", kung gayon ang output ng circuit ay magiging isang log signal. "0", na tumutugma sa pagpapatupad ng isang lohikal na OR-NOT na operasyon.

Kung ang mga pangkat ng mga tiered at parallel-connected transistor ay pinagpalit, pagkatapos ay isang elemento ang ipapatupad na gumaganap ng AND-NOT function (Figure 19c). Gumagana ito katulad ng nauna. Ang mga transistor na VT1 at VT3 ay may p-type na channel at bukas kapag ang boltahe ng gate ay malapit sa zero. Ang mga transistor na VT2 at VT4 ay may n-type na channel at bukas sa mga boltahe ng gate na mas malaki kaysa sa halaga ng threshold. Kung ang parehong mga transistor ay bukas, ang "log" na signal ay itatakda sa output. 0".

Kaya, ang kumbinasyon ng parallel na koneksyon ng mga transistors na may mga p-type na channel ng electrical conductivity, at tiered na koneksyon ng mga transistors na may n-type na mga channel ay naging posible na ipatupad ang AND-NOT function.

Sa LE CMOS, ang mga elemento na may tatlong matatag na estado ay napakasimpleng ipinatupad. Upang gawin ito, dalawang pantulong na transistors VT1, VT4 (Larawan 20a), na kinokontrol ng mga inverse signal, ay konektado sa serye sa mga inverter transistors

Figure 20 Inverter na may tatlong estado ng output a); koordinasyon ng TTL LE sa CMOS LE b).

Ang pagtutugma ng TTL LE sa CMOS LE ay maaaring gawin sa maraming paraan:

1) Paganahin ang CMOS LE na may mababang boltahe (+5 V), kung saan inililipat ng mga signal ng TTL LE ang mga transistor ng CMOS LE;

2) Gumamit ng LE TTL na may bukas na kolektor, ang output circuit na kinabibilangan ng isang risistor na konektado sa isang karagdagang pinagmumulan ng boltahe (Larawan 20b).

Sa panahon ng pag-iimbak at pag-install, mag-ingat sa static na kuryente. Samakatuwid, sa panahon ng pag-iimbak, ang mga terminal ng microcircuits ay konektado sa kuryente sa bawat isa. Naka-install ang mga ito nang naka-off ang power supply, at ang paggamit ng mga pulseras ay ipinag-uutos, sa tulong ng kung saan ang katawan ng mga electrician ay konektado sa lupa.

Ang mga CMOS-series na LE ay malawakang ginagamit sa paggawa ng mababang-at katamtamang bilis na murang mga digital na device. Ang mga parameter ng ilang serye ng mga LE na uri ng CMOS ay ibinibigay sa Talahanayan 8.

Talahanayan 8 Mga Parameter ng ilang serye ng uri ng CMOS LE

Mga pagpipilian	serye
Mga pagpipilian	176, 561, 564	1554
Supply boltahe U PIT, SA	3…15	2…6
Mga boltahe ng output, V:
mababang antas U 0 EXIT	<0,05	<0,1
mataas na lebel U 1 EXIT	U PIT–0,05	U PIT–0,01
Average na oras ng pagkaantala ng signal, ns:
Para sa U PIT=5 V	60	3,5
Para sa U PIT=10 V	20	-
Pinahihintulutang interference boltahe, V	0,3 U PIT	-
Pagkonsumo ng kuryente sa static na mode, mW/case	0,1	0,1…0,5
Input na boltahe, V	0,5…(U PIT+0.5 V)	0,5…(U PIT+0.5 V)
Mga agos ng output, mA	1…2,6	>2,4
Pagkonsumo ng kuryente sa dalas ng paglipat f=1 MHz, U PIT=10 V, C n=50 pf, mW/case	20	-
Dalas ng orasan, MHz	-	150