Аливаа дижитал микро схемийг хамгийн энгийн логик элементүүд дээр үндэслэн бүтээдэг.
Дижитал логик элементүүдийн дизайн, ажиллагааг нарийвчлан авч үзье.
Инвертер
Хамгийн энгийн логик элемент бол инвертер бөгөөд оролтын дохиог яг эсрэг утгатай болгож өөрчилдөг. Үүнийг дараах хэлбэрээр бичнэ.
Энд баар нь оролтын утгаас дээш байх ба түүний эсрэг талын өөрчлөлтийг илэрхийлнэ. Хүснэгт 1-д өгсөн ашиглан ижил үйлдлийг бичиж болно. Инвертер нь зөвхөн нэг оролттой тул түүний үнэний хүснэгт нь зөвхөн хоёр мөрөөс бүрдэнэ.
Хүснэгт 1. Инвертерийн логик элементийн үнэний хүснэгт
| онд | Гадагшаа |
|---|---|
| 0 | 1 |
| 1 | 0 |
Логик инвертерийн хувьд та транзисторыг хөндлөн холбосон энгийн өсгөгч (эсвэл хээрийн эффектийн транзисторын эх үүсвэр) ашиглаж болно. Хоёр туйлт n-p-n транзистор дээр хийсэн инвертер логик элементийн бүдүүвч диаграммыг Зураг 1-д үзүүлэв.
Зураг 1. Хамгийн энгийн логик инвертерийн хэлхээ
Логик инвертер чипүүд нь өөр өөр дохионы тархалтын хугацаатай байж болох ба өөр өөр төрлийн ачаалал дээр ажиллах боломжтой. Тэдгээрийг нэг буюу хэд хэдэн транзистор дээр хийж болно. Хамгийн түгээмэл логик элементүүдийг TTL, ESL, CMOS технологи ашиглан хийдэг. Гэхдээ логик элементийн хэлхээ болон түүний параметрүүдээс үл хамааран тэд бүгд ижил үүргийг гүйцэтгэдэг.
Транзисторыг асаах функцууд нь гүйцэтгэж буй функцийг далдлахгүй байхын тулд логик элементүүдийн тусгай тэмдэглэгээг - ердийн график тэмдэглэгээг нэвтрүүлсэн. инвертерийг Зураг 2-т үзүүлэв.
Зураг 2. Логик инвертерийн график тэмдэглэгээ
Инвертерүүд нь дижитал микро схемийн бараг бүх цувралд байдаг. Дотоодын микро схемд инвертерүүдийг LN үсгээр тэмдэглэдэг. Жишээлбэл, 1533LN1 чип нь 6 инвертер агуулдаг. Гадаад микросхем нь тоон тэмдэглэгээг ашиглан микро схемийн төрлийг заадаг. Инвертер агуулсан чипийн жишээ бол 74ALS04 юм. Микро схемийн нэр нь TTL микро схемд (74) нийцдэг, сайжруулсан бага чадлын Schottky технологи (ALS) ашиглан үйлдвэрлэсэн, инвертер (04) агуулдаг болохыг харуулж байна.
Одоогоор нэг логик элемент, тухайлбал инвертер агуулсан гадаргуу дээр суурилуулсан микро схемийг (SMD микро схем) илүү их ашигладаг. Жишээ нь SN74LVC1G04 чип юм. Микро схемийг Texas Instruments (SN) үйлдвэрлэсэн, TTL микро схемд (74) нийцдэг, бага хүчдэлийн CMOS технологи (LVC) ашиглан үйлдвэрлэсэн, зөвхөн нэг логик элемент (1G) агуулсан, инвертер (04).
Урвуу логик элементийг судлахын тулд та өргөн хэрэглэгддэг радио электрон элементүүдийг ашиглаж болно. Тиймээс ердийн унтраалга эсвэл унтраалга нь оролтын дохио үүсгэгч болгон ашиглаж болно. Үнэний хүснэгтийг судлахын тулд та ердийн утсыг ашиглаж болно, бид үүнийг ээлжлэн тэжээлийн эх үүсвэр болон нийтлэг утас руу холбох болно. Логик датчик болгон бага хүчдэлийн чийдэн эсвэл гүйдэл хязгаарлагчтай цуваа холбосон LED ашиглаж болно. Эдгээр энгийн радио электрон элементүүдийг ашиглан хэрэгжүүлсэн инвертерийн логик элементийн судалгааны бүдүүвч диаграммыг Зураг 3-т үзүүлэв.
Зураг 3. Логик инвертерийн судалгааны диаграмм
Зураг 3-т үзүүлсэн дижитал логик элементийг судлах диаграмм нь үнэний хүснэгтийн өгөгдлийг нүдээр авах боломжийг танд олгоно. Үүнтэй төстэй судалгааг инвертерийн дижитал логик элементийн илүү бүрэн гүйцэд шинж чанарууд, тухайлбал оролтын дохионы саатлын хугацаа, гаралтын дохионы ирмэгийн өсөлт, бууралтын хурдыг импульсийн генератор болон цахилгаан гүйдэл ашиглан олж авах боломжтой. осциллограф (хоёр сувгийн осциллографыг илүү тохиромжтой).
Логик хаалга "БА"
Дараагийн хамгийн энгийн логик элемент бол "AND" логик үржүүлэх үйлдлийг хэрэгжүүлдэг хэлхээ юм.
F(x 1 ,x 2) = x 1 ^x 2Энд ^ тэмдэг нь логик үржүүлэх функцийг илэрхийлдэг. Заримдаа ижил функцийг өөр хэлбэрээр бичдэг:
F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .Хүснэгт 2-т өгсөн үнэний хүснэгтийг ашиглан ижил үйлдлийг бичиж болно. Дээрх томьёо нь хоёр аргументыг ашигладаг. Тиймээс энэ функцийг гүйцэтгэх логик элемент нь хоёр оролттой байна. Үүнийг "2I" гэж тодорхойлсон. "2I" логик элементийн хувьд үнэний хүснэгт нь дөрвөн мөрөөс бүрдэнэ (2 2 = 4).
Хүснэгт 2. "2I" логик элементийн үнэний хүснэгт
| 1-д | 2-т | Гадагшаа |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Дээрх үнэний хүснэгтээс харахад энэ логик элементийн гаралт дээрх идэвхтэй дохио нь X ба Y оролтын аль алинд нь байгаа үед л гарч ирдэг. Энэ нь логик элемент нь "AND" үйлдлийг үнэхээр хэрэгжүүлдэг гэсэн үг юм.
2I логик элемент хэрхэн ажилладгийг ойлгох хамгийн хялбар арга бол 2-р зурагт үзүүлсэн шиг оновчтой электрон удирдлагатай унтраалга дээр баригдсан хэлхээ юм. Зурагт үзүүлсэн хэлхээний диаграммд зөвхөн хоёр унтраалга хаагдсан үед л гүйдэл урсах бөгөөд ингэснээр нэгдмэл түвшин болно. түүний гаралт дээр зөвхөн хоёр нэгж оролт дээр гарч ирнэ.
Зураг 4. "2I" логик элементийн бүдүүвч диаграмм
Хэлхээний диаграммд “2I” логик функцийг гүйцэтгэх хэлхээний нөхцөлт график дүрслэлийг Зураг 3-т үзүүлсэн бөгөөд одооноос “AND” функцийг гүйцэтгэх хэлхээг яг энэ хэлбэрээр харуулах болно. Энэ зураг нь логик үржүүлэх функцийг хэрэгжүүлдэг төхөөрөмжийн тодорхой хэлхээний диаграмаас хамаарахгүй.
Зураг 5. "2I" логик элементийн симбол график дүрслэл.
Гурван хувьсагчийг логик үржүүлэх функцийг ижил аргаар тайлбарлав.
Ф(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3Үнэний хүснэгт нь аль хэдийн найман мөрийг агуулна (2 3 = 4). Гурван оролттой "3I" логик үржүүлэх хэлхээний үнэний хүснэгтийг 3-р хүснэгтэд, нөхцөлт график дүрслэлийг Зураг 4-т үзүүлэв. "3I" логик элементийн хэлхээнд үзүүлсэн хэлхээний зарчмын дагуу баригдсан. 2-р зурагт та гурав дахь түлхүүрийг нэмэх хэрэгтэй болно.
Хүснэгт 3. "3I" логик функцийг гүйцэтгэх хэлхээний үнэний хүснэгт.
| 1-д | 2-т | 3-т | Гадагшаа |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Зураг 3-т үзүүлсэн логик инвертерийн судалгааны хэлхээтэй төстэй 3I логик элементийн судалгааны хэлхээг ашиглан ижил төстэй үнэний хүснэгтийг авч болно.
Зураг 6. "3I" логик функцийг гүйцэтгэдэг хэлхээний симбол график тэмдэглэгээ.
Логик элемент "OR"
Дараагийн хамгийн энгийн логик элемент бол "OR" логик нэмэх үйлдлийг хэрэгжүүлдэг хэлхээ юм.
F(x 1 ,x 2) = x 1 Vx 2V тэмдэг нь логик нэмэх функцийг илэрхийлдэг. Заримдаа ижил функцийг өөр хэлбэрээр бичдэг:
F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .Хүснэгт 4-т өгсөн үнэний хүснэгтийг ашиглан ижил үйлдлийг бичиж болно. Дээрх томьёо нь хоёр аргументыг ашигладаг. Тиймээс энэ функцийг гүйцэтгэх логик элемент нь хоёр оролттой байна. Ийм элементийг "2OR" гэж тодорхойлсон. "2OR" элементийн хувьд үнэний хүснэгт нь дөрвөн мөрөөс бүрдэнэ (2 2 = 4).
Хүснэгт 4. "2OR" логик элементийн үнэний хүснэгт
| 1-д | 2-т | Гадагшаа |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
-д авч үзсэн тохиолдлын нэгэн адил бид "2OR" схемийг хэрэгжүүлэхийн тулд түлхүүрүүдийг ашиглана. Энэ удаад бид түлхүүрүүдийг зэрэгцээ холбох болно. Үнэний хүснэгт 4-ийг хэрэгжүүлэх хэлхээг Зураг 5-д үзүүлэв. Дээрх хэлхээнээс харахад аль нэг товчлуур хаагдсаны дараа логик нэг түвшин гаралт дээр гарч ирнэ, өөрөөр хэлбэл хэлхээ нь үнэний хүснэгтийг хэрэгжүүлдэг. 4-р хүснэгтэд үзүүлэв.
Зураг 7. 2OR логик элементийн бүдүүвч диаграмм
Логик нийлбэрийн функцийг янз бүрийн хэлхээний схемээр хэрэгжүүлэх боломжтой тул 6-р зурагт үзүүлсэн шиг хэлхээний диаграммд энэ функцийг зааж өгөхийн тулд тусгай тэмдэг "1"-ийг ашигладаг.
Зураг 6. “2OR” функцийг гүйцэтгэх логик элементийн симбол график дүрслэл
Сүүлд файл шинэчлэх огноо: 2018 оны 03-р сарын 29
Уран зохиол:
"Логик элементүүд" нийтлэлийг уншина уу:
Санах ойгүй аливаа логик хэлхээг үнэний хүснэгтээр бүрэн дүрсэлсэн байдаг... Үнэний хүснэгтийг хэрэгжүүлэхийн тулд зөвхөн тэдгээр мөрүүдийг авч үзэхэд хангалттай...
http://site/digital/SintSxem.php
Декодерууд (декодерууд) нь зарим төрлийн хоёртын кодыг бусад руу хөрвүүлэх боломжийг олгодог. Жишээлбэл...
http://site/digital/DC.php
Ихэнх тохиолдолд дижитал тоног төхөөрөмж хөгжүүлэгчид эсрэгээрээ асуудалтай тулгардаг. Та наймтын эсвэл аравтын тооллын шугаман кодыг хөрвүүлэх хэрэгтэй...
http://site/digital/Coder.php
Мультиплексор нь олон оролтыг нэг гаралтад холбох боломжийг олгодог төхөөрөмжүүд юм...
http://site/digital/MS.php
Демултиплексорууд нь төхөөрөмжүүд... Мультиплексороос мэдэгдэхүйц ялгаа нь...
http://site/digital/DMS.php
Логик хэлхээнь унтраалга ба тэдгээрийг холбосон дамжуулагч, түүнчлэн цахилгаан дохиог өгч, салгах оролт, гаралтаас бүрдэх төхөөрөмжийн бүдүүвч дүрслэл юм.
Шилжүүлэгч бүр хаалттай, нээлттэй гэсэн хоёр төлөвтэй байна. Бид X шилжүүлэгчийг логик х хувьсагчтай холбодог бөгөөд энэ нь X унтраалга хаалттай, хэлхээ нь гүйдэл дамжуулдаг тохиолдолд л 1 утгыг авдаг; хэрэв унтраалга нээлттэй байвал x тэг болно.
Хоёр хэлхээг нэгээр нь гүйдэл дамжуулж байгаа бол нөгөөгөөр нь (ижил оролтын дохио өгвөл) тэнцүү гэж нэрлэдэг.
Хоёр эквивалент хэлхээний хамгийн энгийн хэлхээ нь дамжуулалтын функц нь цөөн тооны логик үйлдэл эсвэл унтраалга агуулсан хэлхээ юм.
Шилжүүлэгч хэлхээг авч үзэхдээ хоёр үндсэн ажил гарч ирдэг: хэлхээний синтез ба дүн шинжилгээ.
Өгөгдсөн нөхцлийн дагуу схемийн синтезийг дараах гурван үе шат болгон бууруулна.
1. эдгээр нөхцөлийг тусгасан үнэний хүснэгтийг ашиглан дамжуулалтын функцийг эмхэтгэх;
2. Энэ функцийг хялбарчлах;
3. тохирох диаграммыг бүтээх.
СХЕМИЙН ШИНЖИЛГЭЭ дараах байдалтай байна.
1. Энэ функцэд багтсан хувьсагчдын бүх боломжит багцын хувьд түүний дамжуулах чадварын утгыг тодорхойлох.
2. хялбаршуулсан томъёог олж авах.
Логик хэлхээг байгуулах
Дүрмээр бол аливаа хэлхээг барих, тооцоолох нь түүний гаралтаас эхлэн хийгддэг. Бидэнд Булийн илэрхийлэл өгөгдсөн гэж бодъё:
F = BA + B A + C B.
Эхний шат: B A, B A, C B функцуудыг оролтын хувьсагч болгон авч үзвэл логик нэмэх, логик OR үйлдлийг гүйцэтгэнэ.
Хоёрдахь шат: логик AND элементүүд нь OR элементийн оролттой холбогдсон бөгөөд оролтын хувьсагчид нь аль хэдийн A, B, C ба тэдгээрийн урвуу хувилбарууд байдаг.
Гурав дахь шат: А ба В инверцийг олж авахын тулд инвертерүүдийг холбогдох оролтуудад суурилуулсан болно.
B 1 B&
Энэхүү бүтэц нь дараахь шинж чанарт суурилдаг: логик функцүүдийн утгууд нь зөвхөн тэг ба нэг байж болох тул аливаа логик функцийг бусад илүү төвөгтэй функцүүдийн аргумент болгон төлөөлж болно. Тиймээс логик хэлхээг бүтээх нь гаралтаас оролт хүртэл явагддаг.
2.1 Үндсэн тодорхойлолтууд
Зөвхөн логик дээр суурилсан электрон хэлхээг хослол гэж нэрлэдэг. Гаралт эсвэл гаралт нь зөвхөн оролт дээрх хувьсагчдын хослолоос хамаарна.
Санах ойн элементүүдийг (жишээлбэл, флип-флоп) агуулсан ижил хэлхээнээс ялгаатай нь дараалсан гэж нэрлэдэг. Гаралт(ууд) нь зөвхөн хувьсагчдын хослолоос гадна санах ойн элементүүдийн төлөвөөс (тэдгээрийг бичих дараалал) хамаардаг тул дараалсан.
Логик элементийн үндсэн гурван төрөл байдаг: 1 Нэмэх үйлдлийг гүйцэтгэх (нэмэгч). Салалт.
F = x1 + x2 |
||||||||
F = x1 + x 2 + ... + x n |
||||||||
2 Үржүүлэх үйлдлийг гүйцэтгэнэ. Холболт.
F = x1 x 2 ... x n
F = x1 x2 |
|||||||
3 Үгүйсгэх.
F=x
Эдгээр үйлдлүүдийг хэрэгжүүлдэг логик элементүүдийг хамгийн энгийн гэж нэрлэдэг ба хэд хэдэн энгийнийг агуулсан элементүүдийг хосолсон гэж нэрлэдэг.
Нэмэх, үржүүлэх логик элементүүдийн ихэнхийг үгүйсгэх замаар гүйцэтгэдэг. Статик горим дахь тэдгээрийн ердийн шинж чанарыг Зураг 2.1-д үзүүлэв.
У пом+ У пом−
Зураг 2.1 – Үгүйдэл бүхий логик элементүүдийн статик үзүүлэлтүүд
U pom + – логик элементийг тогтвортой байдлаас гаргах хөндлөнгийн оролцоо
А цэг дэх идэвхтэй бүсийн эхлэл хүртэл M (Зураг 2.1-ийг үз).
U pom - B цэгийн идэвхтэй хэсгийн ёроолд N-ийг тогтвортой байдлаас гаргах хөндлөнгийн оролцоо юм.
U нь идэвхтэй бүс бөгөөд энэ бүс дэх үйл ажиллагааны цэг огцом хөдөлж,
Тэгээд Ихэнх логик элементүүд нь энэ хэсэгт ажиллах цэг байх хугацаатай байдаг. Дотор нь А ба В цэгүүдийн хооронд зөвхөн радио сонирхогчид үйл ажиллагааны цэгийг тохируулах боломжтой.
U pom +, U pom - дижитал утгуудаас хамааран гурван төрлийн логик хэлхээг ялгадаг.
- дуу чимээ багатай (вольтийн 0.3÷0.4 фракц);
- дуу чимээний дундаж дархлаа (0.4÷1 V);
- өндөр дуу чимээний дархлаа (1 В-оос дээш).
TO өндөр дуу чимээний дархлаатай хэлхээнд диодын логик хэлхээ (хэд хэдэн кВ хүртэл); машины логик (10÷15 V); нэмэлт логик CMOS (6÷8 V).
Гүйцэтгэлээс хамааран дөрвөн төрөл байдаг.
- Хоцролтын хугацаа 5 ns-ээс бага - хэт хурдан;
- 5÷10 ns – өндөр хурдны логик;
- 10÷50 ns - бага хурд;
- 50 нс-ээс дээш – удаан ажилладаг логик хэлхээ.
Чухал параметр бол эрчим хүчний хэрэглээ юм.
1 Бичил эрчим хүчний логик хэлхээ нь нэг багцад нэгээс хэдэн арван микроватт хүртэл хэлбэлздэг. Ихэвчлэн энэ CMOS логик (CMOS шилжүүлэгчийг үзнэ үү) эсвэл тарилгын чадалтай логик.
2 Нэг багцад нэгээс хэдэн арван мВт хүртэлх эрчим хүчний дундаж хэрэглээ бүхий логик. Ихэвчлэн энэ TTL логик.
3 Өндөр эрчим хүчний хэрэглээтэй логик (багц бүрт хэдэн зуун мВт).
Өмнө нь ийм хандлага байсан: хэрэглээ өндөр байх тусам хурд өндөр байх болно, учир нь янз бүрийн төрлийн транзисторын элементүүд идэвхтэй бүсэд хамгийн хурдан шилждэг (энэ бүсэд хамгийн их хэрэглээ).
Онцлох
– диодын логик хэлхээ (хамгийн энгийн);
– транзистор-транзистор(TTL логик);
– ялгаруулагчтай холбогдсонлогик (ESL) нь TTL-ийн нэг төрөл бөгөөд ялгаа нь ялгаруулагчийн холболт, горим ба сөрөг тэжээлийн хангамжид байдаг тул TTL (+2...5V) эерэг логикоос ялгаатай нь логикийг сөрөг гэж нэрлэдэг. Тэдгээрийг хооронд нь холбож, зохицуулахын тулд PU тохирох хэлхээг ашигладаг (түвшин хувиргагч K500, PU124, PU125, K176 PU1, PU10).
– шахах чадалтай логик БА 2 L - TTL логикийн төрөл (I2 - тарилгын чадалтай нэгдсэн).
– CMOS логик нь TTL-ийн нэг төрөл боловч өөр өөр төрлийн дамжуулалттай UT дээр байдаг.
– OPTL - (optocoupler холболтууд, транзисторын логик) нь гальваник тусгаарлалтыг хангадаг.
– Schottky талбарт транзистор ашиглан PTS логик.
– логик матрицууд.
Температурын нөөцийн дагуу тэд ялгадаг
– температурын хүрээ бүхий өргөн хэрэглээний микро схемүүд-10°С…+70°С
– тусгай хэрэглээнд зориулсан бичил схемүүд-60°С… +125°С
Мөн оролтын тоо, даацын хүчин чадлаар ялгагдана
– m-ээс арав хүртэлх цөөн тооны оролттой
– олон тооны оролттой - арав гаруй
– бага даацтай n нэгтэй тэнцүү.
Ачааллын хүчин чадал гэдэг нь яг ижил логик хэлхээний гаралттай холбогдож болох ижил төстэй логик хэлхээний тоог хэлнэ. Идэвхгүй логик хэлхээ нь ачаалал багатай байдаг.
– n-ээс арав хүртэлх дундаж даацтай
– ачаалал ихтэй n>10
2.2 Диодын логик хэлхээ
Эдгээр нь хамгийн энгийн хэлхээ бөгөөд хамгийн их дуу чимээний дархлаатай байдаг. Оролтын тоо дунджаар арав хүрдэг. Ачаалал нь ихэвчлэн нэг элемент юм. Энэ нь ачаалал нь яг ижил LE гэсэн үг юм. Ачаалал багатай, учир нь эдгээр хэлхээ нь идэвхгүй, цахилгаан өсгөгч байхгүй. Зэрэгцээ диодын хосолсон оролт нь цэнэглэж, цэнэггүй болгодог зэрэгцээ конденсаторуудыг хослуулсантай тэнцэх тул давтамжийн хүрээ бага (1 МГц хүртэл). Энэ нь цаг хугацаа шаарддаг бөгөөд гүйцэтгэлийг бууруулдаг.
Зураг 2.2-т диодын логик нэмэлт хэлхээг үзүүлэв.
Зураг 2.2 – Диодын логик нэмэх хэлхээ
Хоёр боломжит төлөв байдаг:
1 Оролтууд нь ижил логик хэлхээний нээлттэй гаралтаар дамжуулан газардуулгатай холбогдсон байна. Заримдаа энэ нөхцлийг дамжуулагчаар дамжуулан бүх оролтыг газардуулгатай холбохтой тэнцүү гэж үздэг.
2 Диодыг онгойлгохын тулд диодын үхсэн бүсээс хэд дахин их түвшний хүчдэл хэрэглэх шаардлагатай.
5 V нь хамгийн бага стандарт хүчдэл боловч диодууд нь өндөр хүчдэлтэй бол 500 В ба 5 кВ байж болно. Энэ тохиолдолд ачааллын багтаамж нь нэгдмэл байдлаас их байж болох ч хэлхээний хэрэглээ их болно.
Уг схем нь дараах байдлаар ажиллана. X1 оролтод нэг гэж нэрлэгддэг өндөр хүчдэлийн түвшинг нийлүүлсэн гэж бид таамаглаж байна. Энэ түвшин нь яг ижил логик хэлхээний гаралтаас эсвэл ижил нөхцөлийг дуурайлган өөр аргаар гарах ёстой. Гэхдээ нэг нь зөвхөн X1 оролтод өгөгддөг тул үлдсэн X2...Xn оролтууд нь тэгтэй байх ёстой. Тэд мөн ижил логик хэлхээний гаралтаар зохион байгуулагдах ёстой. Хамгийн энгийн тохиолдолд эдгээр нь X2...Xn оролтыг газардуулгатай холбосон дамжуулагч (холбогч) байж болно. Үүний үр дүнд VD1 диод нээлттэй байх болно, X1-ийн өндөр түвшин нь VD1-ээр дамжин гаралт руу дамждаг бөгөөд энэ өндөр түвшинг мөн хуваарилдаг бөгөөд үүнээс диод дээрх хүчдэлийн уналтыг хасдаг. Тэдгээр. гаралт нь бага өндөр түвшинтэй байх боловч үүнийг нэг гэж нэрлэдэг. Энэ үед VD2...VDn диодууд хаагдах болно, учир нь X2...Xn оролтууд нь бага түвшинтэй, тэдгээрийн хаалтын багтаамж нь зэрэгцээ холбогдож, цэнэг хуримтлуулдаг.
Хэрэв та одоо X2 оролтод өндөр түвшинг ашиглавал VD2 нээгдэх боловч F гаралтын төлөв бараг өөрчлөгдөхгүй, өөрөөр хэлбэл. өндөр түвшин хэвээр байна - нэг. Хэрэв нэгийг бүх оролтод нэгэн зэрэг хэрэглэвэл ижил зүйл тохиолдох болно. Ийнхүү логик нэмэх үйлдэл хангагдсан байна.
Энд хоёрдмол байдлын зарчим нь хэрэв оролт ба гаралтын доод түвшинг нэг гэж нэрлэвэл энэ нэмэлт логик хэлхээ нь логик үржүүлэх үйлдлийг гүйцэтгэх болно (Зураг 2.2-ыг үз).
ЛОГИК ЭЛЕМЕНТҮҮД
Ерөнхий мэдээлэл.
Логик функцууд болон тэдгээрийн аргументууд log.0 ба log.1 утгыг авдаг болохыг дээр дурдсан. Төхөөрөмжийн log.0 ба log.1 нь тодорхой түвшний (эсвэл хэлбэрийн) хүчдэлтэй тохирч байгааг санах нь зүйтэй. Хамгийн түгээмэл хэрэглэгддэг нь log.0 ба log.1-ийн физик дүрслэлийн хоёр арга юм. боломж ба импульс.
Боломжит хэлбэрт (Зураг 2.1, а ба 2.1, б) лог.0 ба лог.1-ийг илэрхийлэхийн тулд хоёр түвшний хүчдэлийг ашигладаг: өндөр түвшин нь log.1 ( түвшний бүртгэл.1) ба доод түвшин нь лог.0 ( түвшний бүртгэл.0). Логик хэмжигдэхүүний утгыг илэрхийлэх ийм аргыг эерэг логик гэж нэрлэдэг. Лог.1-ийг бага хүчдэлийн түвшинд, log.0-ийг өндөр түвшинд тохируулсан сөрөг логик гэж нэрлэгддэг логикийг ашиглах нь харьцангуй ховор байдаг. Дараах зүйлд өөрөөр заагаагүй бол бид зөвхөн эерэг логикийг ашиглах болно.
Импульсийн хэлбэрийн хувьд log.1 нь импульс байгаатай, логик 0 нь импульс байхгүйтэй тохирч байна (Зураг 2.1, в).
Хэрэв боломжит хэлбэрээр дохионд харгалзах мэдээллийг (лог.1 эсвэл лог.0) бараг ямар ч үед тодорхойлох боломжтой бол импульсийн хэлбэрээр хүчдэлийн түвшин ба логик утгын утгын хоорондын хамаарлыг тогтооно гэдгийг анхаарна уу. 2.1-р зурагт заасан цаг хугацааны тодорхой салангид мөчүүдэд (цагийн момент гэж нэрлэгддэг) t = 0, 1, 2,... бүхэл тоогоор илэрхийлнэ.
Логик элементүүдийн ерөнхий тэмдэглэгээ.
Дискрет бүрэлдэхүүн хэсэг дээр БУ, ЭСВЭЛ, БИШ дээр суурилсан логик хаалганууд.
диод элемент OR (угсрах)
Диод дээр суурилсан OR хаалга нь хоёр ба түүнээс дээш оролт, нэг гаралттай байдаг. Элемент нь логик хэмжигдэхүүний потенциал ба импульсийн дүрслэлээр ажиллах боломжтой.
Зураг дээр. Зураг 2.2а-д эерэг туйлшралын потенциал ба импульстай ажиллах диодын элементийн диаграммыг үзүүлэв. Сөрөг логик ба сөрөг потенциал буюу сөрөг туйлшралын импульсийг ашиглах үед Зураг 2.2, b-д үзүүлсэн шиг диодуудын туйлшралыг өөрчлөх шаардлагатай.
Зураг дээрх хэлхээний ажиллагааг авч үзье. 2.2,а. Хэрэв импульс (эсвэл өндөр потенциал) зөвхөн нэг оролт дээр үйлчилдэг бол энэ оролттой холбогдсон диод нээгдэж, импульс (эсвэл өндөр потенциал) нээлттэй диодоор дамжуулж резистор R. Энэ тохиолдолд туйлын хүчдэл хэлхээн дэх диодууд нь R резистор дээр үүссэн бөгөөд үлдсэн оролтууд нь блоклох хүчдэлд хамаарна.
будаа. 2.2.
Хэрэв логик 1-д тохирох дохиог хэд хэдэн оролтоор нэгэн зэрэг хүлээн авдаг бол эдгээр дохионы түвшин хатуу тэнцүү байвал эдгээр оролттой холбогдсон бүх диодууд нээгдэнэ.
Хэрэв задгай диодын эсэргүүцэл R резисторын эсэргүүцэлтэй харьцуулахад бага байвал логик 1 дохио хэдэн оролтонд нэгэн зэрэг идэвхжсэнээс үл хамааран гаралтын хүчдэлийн түвшин нь оролтын дохионы түвшинд ойр байх болно.
Хэрэв оролтын дохионы түвшин өөр байвал дохионы түвшин хамгийн өндөр байгаа оролтын диод л нээгдэнэ гэдгийг анхаарна уу. R резистор дээр хүчдэл үүсдэг бөгөөд энэ нь оролтод ажиллаж буй хүчдэлийн хамгийн өндөртэй ойролцоо байна. Бусад бүх диодууд хааж, гаралтаас бага дохионы түвшинтэй эх үүсвэрүүдийг салгадаг.
Тиймээс логик 1 нь ядаж нэг оролт идэвхтэй байвал элементийн гаралт дээр логик 1-д тохирох дохио үүснэ. Тиймээс элемент нь салгах үйлдлийг (OR үйлдэл) хэрэгжүүлдэг.
Гаралтын импульсийн хэлбэрт нөлөөлж буй хүчин зүйлсийг авч үзье. Элемент нь n оролттой байх ба тэдгээрийн аль нэг нь Rout гаралтын эсэргүүцэлтэй эх үүсвэрээс тэгш өнцөгт хүчдэлийн импульсээр тэжээгддэг. Энэ оролттой холбогдсон диод нь нээлттэй бөгөөд бага эсэргүүцлийг илэрхийлдэг. Тусдаа диодууд хаалттай, оролтод холбогдсон эх үүсвэрүүдийн гаралтын эсэргүүцэлээр дамжуулан тэдгээрийн p-n уулзваруудын C багтаамж нь элементийн гаралттай зэрэгцээ холбогдсон байна. Ачаалал ба суурилуулалтын багтаамжтай хамт C n, зарим эквивалент багтаамж C eq = C d + (n-1) C d үүсэж, R зэрэгцээ холбогдсон байна (Зураг 2.3, а).
Одоогийн байдлаар оролтод импульс өгч байгаа бөгөөд Cec багтаамжаас болж гаралтын хүчдэл огцом нэмэгдэх боломжгүй; Энэ нь цаг хугацааны тогтмол хурдтайгаар өсдөг
(R гарснаас хойш< R), стремясь к значению U вх R/(R + R вых).
будаа. 2.3.
Оролтын импульс дуусах үед C eq цэнэглэгдсэн конденсатор дээрх хүчдэл огцом буурч чадахгүй; энэ нь тогтмол хугацааны хувьд экспоненциалаар буурдаг (энэ үед бүх диодууд хаалттай); учир нь гаралтын импульсийн таслах хугацаа нь түүний урд талын үргэлжлэх хугацаанаас урт байна (Зураг 2.3, b). Дараагийн импульсийг элементийн оролтод хэрэглэхийг өмнөх импульсийн нөлөөллөөс гарах гаралтын үлдэгдэл хүчдэл тодорхой бага утга хүртэл буурсны дараа л зөвшөөрнө. Тиймээс гаралтын хүчдэлийн удаан уналт нь цагийн интервалыг нэмэгдүүлэх шаардлагатай бөгөөд ингэснээр гүйцэтгэл буурахад хүргэдэг.
диодын элемент БА (тохирох хэлхээ)
AND хаалга нь нэг гаралт, хоёр ба түүнээс дээш оролттой. AND диодын элемент нь боломжит болон импульсийн хэлбэрээр танилцуулсан мэдээлэлтэй ажиллах боломжтой.
Зураг 2.4а-д эерэг оролтын хүчдэлд ашигласан хэлхээг үзүүлэв. Сөрөг логик ба сөрөг оролтын хүчдэл, эсвэл сөрөг туйлшралын импульсийг ашиглах үед цахилгаан тэжээлийн хүчдэл ба диодын туйлшралыг өөрчлөх шаардлагатай (Зураг 2.4б).
будаа. 2.4.
2.4а-р зурагт байгаа хэлхээний оролтын аль нэг нь лог.0 түвшинд тохирох нам хүчдэлийн түвшинтэй байг. E эх үүсвэрээс резистор R, задгай диод болон бага оролтын хүчдэлийн эх үүсвэрээр дамжин гүйдэл нь хэлхээнд хаагдах болно. Нээлттэй диодын эсэргүүцэл бага тул оролтоос бага потенциал нь задгай диодоор гаралт руу дамжих болно. Өндөр хүчдэлийн түвшинд өртөж буй үлдсэн оролтуудтай холбогдсон диодууд хаалттай болж хувирдаг. Диодын гаднах хэлхээг түүний анодоос катод руу тойрч гарах үед хүчдэлийн нийлбэрээр диод дээр ажиллаж буй хүчдэлийг тодорхойлж болно. Энэ тойрч гарах үед диод дээрх хүчдэл нь U d = U out - U in -тэй тэнцүү байна. Тиймээс диодын анодуудад хэрэглэсэн гаралтын хүчдэл нь тэдний хувьд эерэг бөгөөд диодыг нээх хандлагатай байдаг; катодын оролтын хүчдэл нь сөрөг, диодыг хаах хандлагатай байна. Хэрэв та гарвал< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.
Тиймээс хэрэв оролтын дор хаяж нэг нь бага түвшний хүчдэлтэй (лог.0) байвал элементийн гаралт дээр бага түвшний хүчдэл (лог.0) үүсдэг.
Бүх оролтод өндөр түвшний хүчдэлийг ажиллуулаарай (лог.1). Тэд утгын хувьд бага зэрэг ялгаатай байж болно. Энэ тохиолдолд бага хүчдэлтэй оролттой холбогдсон диод нээлттэй байх болно. Энэ хүчдэл нь диодоор дамжин гаралт руу дамжих болно. Үлдсэн диодууд бараг хаагдах болно. Гаралтын хүчдэлийг өндөр түвшинд (лог.1) тохируулна.
Улмаар бүх оролт дээр логик 1 түвшний хүчдэл ажиллаж байгаа тохиолдолд л элементийн гаралт дээр логик 1 түвшний хүчдэлийг тохируулна. Тиймээс бид элемент нь логик AND үйлдлийг гүйцэтгэж байгаа эсэхийг шалгана.
Гаралтын импульсийн хэлбэрийг авч үзье (Зураг 2.5).
Зарим эквивалент багтаамжийн элемент C eq нь гаралттай холбогдсон бөгөөд түүний багтаамж нь ачаалал, суурилуулалт, хаалттай диодуудын багтаамжийг багтаасан гэж бид таамаглах болно. Хүчдэлийн импульсийг бүх оролтод нэгэн зэрэг өгч байгаа үед C eq (элементийн гаралт дээр) хүчдэл огцом нэмэгдэх боломжгүй. Бүх диодууд нь эхлээд оролтын хүчдэлээр хаагддаг бөгөөд энэ нь диодуудад сөрөг байдаг. Тиймээс оролтын дохионы эх үүсвэрүүд C eq-аас салгагдана. Конденсатор C eq нь E эх үүсвэрээс R резистороор цэнэглэгддэг. Конденсатор дээрх хүчдэл (тиймээс элементийн гаралт дээр) цаг хугацааны тогтмол үзүүлэлтээр экспоненциалаар нэмэгддэг (Зураг 2.5б). Уут нь хамгийн бага оролтын хүчдэлээс хэтэрсэн үед харгалзах диод нээгдэж, uin-ийн өсөлт зогсох болно. Өмнө нь C eq-ээр хаагдсан E эх үүсвэрээс гүйдэл нь нээлттэй диодын хэлхээнд шилждэг.
будаа. 2.5.
Оролтын импульс дуусах үед бүх диодууд нь эерэг хүчдэлээр нээгддэг. C eq-ийн харьцангуй хурдан цэнэггүйдэл нь нээлттэй диодууд болон оролтын дохионы эх үүсвэрийн гаралтын эсэргүүцэл багатай байдаг. Гаралтын хүчдэл нь бага хугацааны тогтмол үед экспоненциалаар буурдаг.
OR ба AND диодын элементүүдийн гаралтын импульсийн хэлбэрүүдийн харьцуулалт нь OR элементийн импульсийн таслагдах хэсэг нь AND элементийн урд хэсэг нь илүү уртассан байгааг харуулж байна.
транзистор элемент БИШ (инвертер)
будаа. 2.6.
Зурагт үзүүлсэн гол элементээр үйлдлийг гүйцэтгэх боломжгүй. 2.6,а. Энэ элемент нь зөвхөн логик утгуудын дүрслэлийн боломжит хэлбэр дээр NOT үйлдлийг гүйцэтгэдэг гэдгийг санах нь зүйтэй. Оролтын дохионы түвшин log.0-д тохирсон бага байх үед транзистор хаагдах ба түүний гаралт дээр өндөр түвшний E хүчдэлийг (log1) тогтооно. Мөн эсрэгээр, өндөр оролтын хүчдэлийн түвшинд (лог.1 түвшин) транзистор ханасан, түүний гаралт (лог.0 түвшин) тэгтэй ойролцоо хүчдэлийг тогтоосон байна. Оролтын ба гаралтын хүчдэлийн графикийг Зураг дээр үзүүлэв. 2.6, б.
БА-БИШ суурийн интеграл логик элементүүд ба тэдгээрийн параметрүүд.
Интеграл логик элементүүдийг логик хэмжигдэхүүнийг илэрхийлэх боломжит хэлбэрээр ашигладаг.
AND-NOT төрлийн DTL элементийн диаграммыг Зураг дээр үзүүлэв. 2.7. Элементийг цувралаар холбосон хоёр функциональ хэсэгт хувааж болно. Оролтын хэмжигдэхүүнүүд нь диод AND gate гэсэн хэсэгт нийлүүлдэг.Транзистор дээр хийгдсэн элементийн хоёр дахь хэсэг нь инвертер (БИШ үйлдлийг гүйцэтгэдэг) юм. Тиймээс элемент нь БА ба БИШ логик үйлдлүүдийг дараалан гүйцэтгэдэг тул бүхэлд нь логик БА-БИШ үйлдлийг гүйцэтгэдэг.
Хэрэв элементийн бүх оролтод өндөр түвшний хүчдэл (лог.1) ажиллаж байвал хэлхээний эхний хэсгийн гаралт дээр (А цэг дээр) өндөр түвшний хүчдэл үүсдэг. Энэ хүчдэлийг VD диодоор дамжуулан ханалтын горимд байгаа транзисторын оролт руу дамжуулдаг; элементийн гаралтын үед хүчдэл бага байна (лог 0).
будаа. 2.7.
Хэрэв оролтын дор хаяж нэг нь бага түвшний хүчдэлтэй (лог.0) байвал А цэг дээр бага түвшний хүчдэл (тэгтэй ойролцоо) үүсч, транзистор хаалттай, өндөр түвшний хүчдэл (лог.1) үүснэ. ) элементийн гаралт дээр байна. Диодын элементийн AND-ийн нэгдсэн хувилбарын ажиллагаа нь дээр дурдсан элементийн салангид бүрэлдэхүүн хэсгүүдийн ажиллагаанаас ялгаатай бөгөөд логик 1-ийг бүх оролтод нэгэн зэрэг хэрэглэх үед бүх диодууд хаалттай болж хувирдаг. Үүнээс үүдэн лог.1-д оролтын хүчдэл өгч байгаа эх үүсвэрээс гүйдлийн зарцуулалт маш бага хэмжээнд хүртэл буурдаг.
Элементийн инвертер хэсгийн ажиллагааг нарийвчлан авч үзье. Эхлээд нэгдсэн хэлхээний транзисторын зарим шинж чанарыг тэмдэглэе. Микро схемд n-p-n төрлийн цахиурын транзисторыг ашигладаг (энэ тохиолдолд коллекторын тэжээлийн хүчдэл нь эерэг туйлшралтай бөгөөд суурь ба эмиттерийн хооронд эерэг хүчдэл байгаа үед транзистор нээгддэг). Зураг дээр. Зураг 2.8-д идэвхтэй горимд суурь ба эмиттерийн хоорондох хүчдэлээс коллекторын гүйдлийн ердийн хамаарлыг харуулав. Энэ шинж чанарын онцлог нь транзистор нь үндсэн хүчдэлийн харьцангуй өндөр утгуудад (ихэвчлэн 0.6 В-оос дээш) нээгдэж эхэлдэг явдал юм. Энэ функц нь үндсэн хэвийх эх үүсвэргүйгээр хийх боломжийг олгодог, учир нь вольтын аравны нэг хэсэгт эерэг хүчдэлтэй байсан ч транзистор бараг хаалттай болдог. Эцэст нь микро схемийн транзисторын өөр нэг онцлог нь ханасан горим дахь коллектор ба эмиттерийн хоорондох хүчдэл харьцангуй өндөр байдаг (энэ нь 0.4 В ба түүнээс дээш байж болно).
будаа. 2.8.
Логик элементийн оролтуудын дохиог ижил төстэй элементүүдийн гаралтаас өгөхийг зөвшөөрнө үү. Лог.1 хүчдэлийг 2.6 В, лог.0 хүчдэлийг 0.6 В, задгай диодуудын хүчдэл ба ханасан транзисторын суурь эмиттерийн хүчдэлийг 0.8 В-той тэнцүү авч үзье.
Бүх оролтод 2.6 В (лог 1 түвшин) хүчдэл хэрэглэх үед (Зураг 2.7-г үз) оролтын диодууд хаагдаж, резистор R 1-ээр дамжуулан E 1 эх үүсвэрээс гүйдэл, VD диодууд суурь руу шилждэг. транзисторыг ханалтын горимд тохируулах . Элементийн гаралт дээр 0.6 В (логийн түвшин 0) бага түвшний хүчдэл үүсдэг. Хүчдэл U A нь диод VD ба хүчдэлийн U BE дээрх хүчдэлийн нийлбэртэй тэнцүү байна: 3 0.8 = 2.4 V. Тиймээс оролтын диодууд нь 0.2 В-ийн урвуу хүчдэлийн дор байна.
Хэрэв оролтын дор хаяж нэг нь 0.6 В (логийн түвшин 0) бага түвшний хүчдэлээр тэжээгддэг бол E 1 эх үүсвэрээс гүйдэл нь R 1 резистор, нээлттэй оролтын диод ба оролтын дохионы эх үүсвэрээр хаагдана. Энэ тохиолдолд U A = 0.8 + 0.6 = 1.4 V. Энэ хүчдэлийн үед транзистор нь VD диодуудын өгсөн хазайлтаас болж унтардаг (эдгээр диодуудыг нэрлэдэг. хэвийсэн диодууд). R 1 резистор, VD диод ба R 2 резистороор дамжин урсах E 1 эх үүсвэрээс гарч буй гүйдэл нь U A-тай ойрхон хэвийсэн диодууд дээр хүчдэлийн уналтыг үүсгэдэг. U BE хүчдэл эерэг, гэхдээ 0.6 В-оос мэдэгдэхүйц бага ба транзистор хаалттай байна.
Диод-транзистор логикийн БА-БИШ элемент (DTL)
Зураг 2.9-д үзүүлсэн элементийн үндсэн хэлхээ нь дээр авч үзсэн DTL элементийн хэлхээний нэгэн адил цуваа холбосон функциональ хоёр хэсгээс бүрдэнэ: AND үйлдлийг гүйцэтгэх хэлхээ ба инвертерийн хэлхээ. TTL элемент дэх AND хэлхээг бүтээх нэг онцлог шинж чанар нь DTL хэлхээний оролтын диодын бүлгийг орлуулж нэг олон ялгаруулагч транзистор MT ашигладаг явдал юм. МТ-ийн ялгаруулагчийн уулзварууд нь оролтын диодын үүрэг гүйцэтгэдэг ба коллекторын уулзвар нь элементийн хэлхээний урвуу хэсгийн транзисторын суурийн хэлхээнд хэвийсэн диодын үүрэг гүйцэтгэдэг.
МТ-ийн ажиллах зарчмыг авч үзэхдээ 2.9, б-р зурагт үзүүлснээр хосолсон суурь ба коллектор бүхий бие даасан транзисторуудаас бүрдсэн гэж төсөөлж болно.
будаа. 2.9
Элементийн бүх оролтод логик 1 түвшний хүчдэлийг (3.2 В) хэрэглэнэ. Хэлхээний бие даасан цэгүүдэд потенциалын боломжит тархалтыг 2.10а-р зурагт үзүүлэв. MT ялгаруулагчийн уулзварууд урвуу хазайлттай (эмиттерийн потенциал нь үндсэн потенциалаас өндөр), коллекторын уулзвар MT нь эсрэгээрээ урагш чиглэсэн (коллекторын потенциал нь үндсэн потенциалаас бага) байна. Тиймээс MT-ийг урвуу шилжүүлэлт бүхий идэвхтэй горимд ажилладаг транзисторуудаар төлөөлж болно (ийм сэлгэн залгахад ялгаруулагч ба коллекторын үүрэг өөрчлөгддөг). Олон эмиттерт транзистор нь урвуу холболтын ашиг нь нэгдмэл байдлаас хамаагүй бага байхаар бүтээгдсэн. Тиймээс ялгаруулагч нь оролтын дохионы эх үүсвэрээс бага хэмжээний гүйдэл авдаг (DTL элементүүдээс ялгаатай нь хаалттай оролтын диодоор дамжих энэ гүйдэл бараг тэг байдаг). МТ-ийн үндсэн гүйдэл нь коллекторын уулзвараар дамжин транзистор VT-ийн суурь руу урсаж, сүүлчийнх нь ханалтын горимд ордог. Гаралтын хүчдэлийг бага түвшинд (лог.0) тохируулсан.
будаа. 2.10.
Хэлхээний өөр нэг төлөвийг авч үзье. Оролтын ядаж нэг нь log.0 хүчдэлийн түвшинтэй байг. Үүссэн боломжит тархалтыг 2.10б-р зурагт үзүүлэв. МТ-ийн суурь потенциал нь ялгаруулагч ба коллекторын потенциалаас өндөр байна. Үүний үр дүнд ялгаруулагч ба коллекторын уулзвар хоёулаа урагшаа чиглэгдсэн бөгөөд МТ нь ханалтын горимд байна. МТ-ийн үндсэн гүйдэл бүхэлдээ ялгаруулагчийн уулзваруудаар хаагддаг. Эмиттер ба коллекторын хоорондох хүчдэл тэгтэй ойролцоо байх ба эмиттерт үйлчлэх бага хүчдэлийн түвшин нь МТ-ээр дамжин транзистор VT-ийн суурь руу дамждаг. Транзисторын VT хаалттай, гаралтын хүчдэлийн түвшин өндөр (логийн түвшин 1). Энэ тохиолдолд МТ-ийн бараг бүх үндсэн гүйдэл нь МТ-ийн урагш чиглэсэн ялгаруулагч уулзвараар хаагддаг.
Нэгдсэн логик элементүүдийн үндсэн параметрүүд
Үндсэн параметрүүд, тэдгээрийг сайжруулах арга замыг авч үзье.
Оролтыг нэгтгэх хүчин зүйл логик хувьсагчдыг нийлүүлэхэд зориулагдсан элементийн оролтын тоог тодорхойлно. Их хэмжээний оролтыг нэгтгэх коэффициент бүхий элемент нь илүү өргөн логик чадвартай байдаг.
Ачааллын хүчин чадал (эсвэл гаралтын fanout харьцаа) тухайн элементийн гаралттай холбогдож болох ижил төстэй элементүүдийн оролтын тоог тодорхойлно. Элементүүдийн ачааллын багтаамж өндөр байх тусам тоон төхөөрөмжийг бүтээхэд цөөн тооны элемент шаардагдана.
DTL ба TTL дахь ачааллын багтаамжийг нэмэгдүүлэхийн тулд урвуу хэсгийн нарийн төвөгтэй хэлхээг ашигладаг. Комплекс инвертерийн аль нэг хувилбар бүхий элементийн диаграммыг 2.11-р зурагт үзүүлэв.
будаа. 2.11
Зураг 2.11а нь идэвхжүүлсэн элементийн горимыг харуулсан. Хэрэв бүх оролтын логик түвшний хүчдэл 1 байвал R1 резистороор дамжин урсах бүх гүйдэл нь VT2 транзисторын сууринд хангагдана. Транзистор VT2 нээгдэж, ханасан горимд шилждэг. VT2 транзисторын ялгаруулагч гүйдэл нь VT5 транзисторын суурь руу урсаж, энэ транзисторыг нээлттэй байлгадаг. VT3 ба VT4 транзисторууд хаалттай, учир нь тус бүрийн ялгаруулагчийн уулзвар дээр 0.3 В хүчдэл өгдөг бөгөөд энэ нь транзисторыг нээхэд хангалтгүй юм.
Зураг дээр. 2.11б нь унтрааж буй элементийн горимыг харуулав. Хэрэв оролтын дор хаяж нэг нь лог.0 хүчдэлийн түвшинтэй байвал R1 резисторын гүйдэл оролтын хэлхээнд бүрэн шилждэг. VT2 ба VT5 транзисторууд хаагдахад гаралтын хүчдэл лог.1 түвшинд байна. VT3, VT4 транзисторууд нь хоёр цуврал холбогдсон ялгаруулагч дагагчаар ажилладаг бөгөөд оролт нь R2 резистороор дамжин гүйдэлээр хангагдсан бөгөөд түр зуурын VT4-ийн ялгаруулагч гүйдэл нь ачааллыг тэжээдэг.
Энгийн инвертертэй элементийг унтраах үед гүйдэл нь өндөр эсэргүүцэл бүхий коллекторын резистор Rк-ээр дамжуулан тэжээлийн эх үүсвэрээс ачаалалд өгөгддөг (2.11б-р зургийг үз). Энэ эсэргүүцэл нь ачааллын хамгийн их гүйдлийн утгыг хязгаарладаг (ачааллын гүйдэл нэмэгдэхийн хэрээр Rk дээрх хүчдэлийн уналт нэмэгдэж, гаралтын хүчдэл буурдаг). Нарийн төвөгтэй инвертертэй элементэд эмиттерийн дагагч хэлхээнд ажилладаг транзистор VT4-ийн ялгаруулагч гүйдлийг ачаалалд өгдөг. Эмиттерийн дагагчийн гаралтын эсэргүүцэл бага тул гаралтын хүчдэл нь ачааллын гүйдлээс бага хамааралтай бөгөөд ачааллын гүйдлийн их утгыг зөвшөөрнө.
ГүйцэтгэлЛогик элементүүд нь логик элементүүдийн хамгийн чухал параметрүүдийн нэг бөгөөд үүнийг элементийн оролтоос гаралт хүртэлх дохионы тархалтын саатлаар үнэлдэг.
Зураг 2.12-т логик элементийн (инвертер) оролт ба гаралтын дохионы хэлбэрийг харуулав. t 1.0 3 - элементийн гаралтыг 1 төлөвөөс 0 төлөв рүү шилжүүлэх саатлын хугацаа; t 0.1 3 - 0 төлөвөөс 1 төлөв рүү шилжих саатал.Зургаас харахад саатлын хугацааг лог.0 ба лог.1 түвшний дундаж түвшинд хэмждэг. Дохионы тархалтын дундаж саатал t з av = 0.5 (t 0.1 3 + t 1.0 3).Энэ параметрийг нарийн төвөгтэй логик хэлхээн дэх дохионы тархалтын саатлыг тооцоолоход ашигладаг.
будаа. 2.12
Логик элементийн гүйцэтгэлд нөлөөлж буй хүчин зүйлүүд, гүйцэтгэлийг нэмэгдүүлэх аргуудыг авч үзье.
Элемент дэх транзисторуудын шилжих хурдыг нэмэгдүүлэхийн тулд илүү өндөр давтамжийн транзисторуудыг ашиглах, үндсэн хэлхээнд том хяналтын гүйдэлтэй транзисторуудыг солих шаардлагатай; Транзисторын ханасан горимыг ашиглах замаар саатлын хугацааг мэдэгдэхүйц бууруулахад хүрдэг (энэ тохиолдолд транзисторыг унтраасан үед суурь дахь цөөнхийн тээвэрлэгчийг шингээхэд шаардагдах хугацаа) арилдаг.
будаа. 2.13
Энэ үйл явцыг дараах аргуудаар хурдасгаж болно.
· R-ийн бууралт (тиймээс цаг хугацааны тогтмол бууралт); гэхдээ үүнтэй зэрэгцэн эрчим хүчний эх үүсвэрээс зарцуулсан гүйдэл ба эрчим хүч нэмэгддэг;
· элемент дэх жижиг хүчдэлийн уналтыг ашиглах;
· гаралтын үед ялгаруулагч дагагч элементийг ашиглах нь ачааллын багтаамжийн нөлөөллийг бууруулдаг.
Доор, ялгаруулагч хосолсон логикийн логик элементүүдийг тайлбарлахдаа элементүүдийн хурдыг нэмэгдүүлэхийн тулд эдгээр аргуудыг ашиглахыг харуулав.
будаа. 2.13
Дуу чимээний дархлаа элементийн үйл ажиллагаанд саад учруулахгүй интерференцийн хамгийн их утгаар тодорхойлогдоно.
Дуу чимээний дархлааг тоон байдлаар үнэлэхийн тулд бид гэж нэрлэгддэг зүйлийг ашиглах болно дамжуулах шинж чанарлогик элемент (инвертер). Зураг 2.14-т энэ шинж чанарын ердийн хэлбэрийг харуулав.
будаа. 2.14
Дамжуулах шинж чанар нь гаралтын хүчдэлийн оролтоос хамаарах хамаарал юм. Үүнийг авахын тулд логик элементийн бүх оролтыг холбож, гаралтын хүчдэлийг өөрчлөх замаар гаралтын хүчдэлийн харгалзах утгыг тэмдэглэх шаардлагатай.
Оролтын хүчдэл тэгээс босго түвшний лог.0 U 0 p хүртэл өсөхөд гаралтын хүчдэл түвшин логоос буурна.1 U 1 мин. Орцыг цаашид нэмэгдүүлэх нь гарцыг огцом бууруулахад хүргэдэг. Их хэмжээний оролтын хүчдэлийн утга босго түвшингээс давсан үед.1 U 0 max. Тиймээс, статик (тогтвортой) горимд элементийн хэвийн үйл ажиллагааны үед оролтын хүчдэл U 0 p нь хүлээн зөвшөөрөгдөхгүй.< u вх
Зөвшөөрөгдөх дуу чимээ нь оролтын хүчдэл дээр давхцах үед түүнийг хүлээн зөвшөөрөгдөхгүй U 0 p утгын бүсэд авчрахгүй байх дуу чимээ гэж тооцогддог.< u вх
Эмиттерт хосолсон логик хаалга
Эмиттерийн хосолсон логикийн нэгдсэн элементийн ердийн хэлхээг Зураг дээр үзүүлэв. 2.15.
будаа. 2.15.
Транзисторууд VT 0, VT 1, VT 2, VT 3 нь одоогийн шилжүүлэгчийн хэлхээнд, транзисторууд VT 4, VT 5 - гаралтын ялгаруулагч дагалдагчид ажилладаг. Оролтод лог.1-ийн хүчдэлийн түвшинг ашиглах үед янз бүрийн цэгүүдийн боломжит утгыг диаграммд харуулав; Элементийн бүх оролтод лог.0 хүчдэлийн түвшинг хэрэглэх тохиолдолд ижил цэгүүдийн потенциалын утгыг хаалтанд оруулсан болно. Эдгээр боломжуудын утга нь дараах түвшинд тохирч байна.
· цахилгаан тэжээлийн хүчдэл Ek = 5 V;
· логик түвшин 1 U 1 = 4.3 V;
· логик түвшин 1 U 0 = 3.5 V;
· нээлттэй транзисторын суурь ба эмиттерийн хоорондох хүчдэл U = 0.7 В.
ESL-ийн нэгдсэн логик элементийн ажиллах зарчмыг авч үзье (2.15-р зургийг үз).
U 1 = 4.3 В хүчдэлийг In 1-д өгье. Транзистор VT 1 нээлттэй; энэ транзисторын ялгаруулагч гүйдэл нь резистор дээр хүчдэлийн уналт үүсгэдэг R U a = U 1 -U be = 4.3 - 0.7 = 3.6 V; коллекторын гүйдэл нь Rk1 резистор дээр U Rк1 = 0.8 В хүчдэлийг үүсгэдэг; транзисторын коллектор дээрх хүчдэл U b = E k - U Rk1 = 5 - 0.8 = 4.2 В.
Транзисторын суурь ба ялгаруулагчийн хоорондох хүчдэл VT 0 U байх VT0 = U - U a = 3.9 - 3.6 = 0.3 В; Энэ хүчдэл нь транзистор VT 0-ийг нээхэд хангалтгүй юм. Тиймээс VT 1, VT 2, VT 3 транзисторуудын аль нэгний нээлттэй байдал нь транзистор VT 0-ийн хаалттай төлөвт хүргэдэг. R k2 резистороор дамжих гүйдэл нь маш бага (зөвхөн транзистор VT 5-ийн үндсэн гүйдэл урсдаг) ба коллекторын хүчдэл VT 0.
Логик элементийн өөр нэг төлөвийг авч үзье. Бүх оролтод лог.0 U 0 = 3.5 В хүчдэл үйлчилнэ.Энэ тохиолдолд транзистор VT 0 нээлттэй байна (эмиттерүүд нь нийлсэн бүх транзисторуудаас түүний суурь дээр өндөр хүчдэлтэй нь нээгдэнэ. ); U a = U - U be = 3.9 - 0.7 = 3.2 В; VT 1, VT 2, VT 3 транзисторуудын суурь ба эмиттерийн хоорондох хүчдэл нь U байх VT1 ... VT0 = U 0 - U a = 3.5 - 0.7 = 0.3 V байх ба эдгээр транзисторууд хаалттай байна; U b = 5 В; U in = 4.2 В.
b ба c цэгүүдийн хүчдэлийг эмиттерийн давталтаар дамжуулан элементийн гаралт руу дамжуулдаг; Энэ тохиолдолд хүчдэлийн түвшин U be = 0.7 V гэсэн утгаар буурна. Гаралт дээрх хүчдэл нь U 1 (4.3 В) эсвэл U 0 (3.5 В) -тай тэнцүү байх чухал баримтад анхаарлаа хандуулъя.
Элементийн гаралт дээр ямар логик функц үүсдэгийг олж мэдье.
Гарах 2-ын цэг дээр транзистор VT 0 нээлттэй үед бага түвшний хүчдэл үүсдэг, өөрөөр хэлбэл. тохиолдолд x 1 = 0, x 2 = 0, x 3 = 0. Оролтын хувьсагчийн утгуудын бусад хослолын хувьд транзистор VT 0 хаагдаж, Out 2 дээр өндөр түвшний хүчдэл үүсдэг. Үүнээс үзэхэд Out 2-т x 1 Vx 1 Vx 1 хувьсагчийн дизьюнкц үүснэ. OR-NOT функц нь Out 1 дээр үүсдэг.
Тиймээс логик хаалга нь NOR болон OR үйлдлүүдийг гүйцэтгэдэг.
ESL микро схемд g цэгийг нийтлэг болгож, d цэгийг -5V хүчдэлтэй тэжээлийн эх үүсвэрт холбодог. Энэ тохиолдолд хэлхээний бүх цэгүүдийн потенциал 5 В хүртэл буурдаг.
Санаж буй логик элемент нь хамгийн хурдан ажилладаг элементүүдийн ангилалд хамаардаг (богино дохионы тархалтын саатал) дараах хүчин зүйлүүдээр хангагдана: нээлттэй транзисторууд идэвхтэй горимд (ханалтын горимд биш); гаралт дээр ялгаруулагч дагагчийг ашиглах нь гаралттай холбогдсон конденсаторыг цэнэглэх процессыг хурдасгадаг; транзисторууд нь нийтлэг суурь шилжих хэлхээний дагуу холбогдсон бөгөөд энэ нь транзисторуудын давтамжийн шинж чанарыг сайжруулж, тэдгээрийг солих процессыг хурдасгадаг; Логик түвшний ялгаа U 1 -U 0 = 0.8 V нь бага байхаар сонгосон (гэхдээ энэ нь элементийн дуу чимээний харьцангуй бага дархлааг бий болгодог).
MOS транзистор дээр суурилсан логик элементүүд
будаа. 2.16
Зураг дээр. Зураг 2.16-д n төрлийн (n MIS технологи гэж нэрлэгддэг) индукцлагдсан суваг бүхий логик элементийн диаграммыг үзүүлэв. Үндсэн транзисторууд VT 1 ба VT 2 нь цувралаар холбогдсон, транзистор VT 3 нь ачааллын үүрэг гүйцэтгэдэг. Элементийн хоёр оролт дээр (x 1 = 1, x 2 = 1) өндөр хүчдэлийн U 1 хэрэглэсэн тохиолдолд VT 1 ба VT 2 транзистор хоёулаа нээлттэй байх ба гаралт дээр бага хүчдэл U 0 тогтоогдоно. Бусад бүх тохиолдолд VT 1 эсвэл VT 2 транзисторуудын дор хаяж нэг нь хаалттай бөгөөд U 1 хүчдэлийг гаралт дээр тогтооно. Тиймээс элемент нь логик БА-БИШ функцийг гүйцэтгэдэг.
будаа. 2.17
Зураг дээр. Зураг 2.17-д OR-NOT элементийн диаграммыг үзүүлэв. Хэрэв оролтын дор хаяж нэг нь VT 1 ба VT 2 гол транзисторуудын аль нэгийг нээх өндөр хүчдэлтэй U 1 байвал бага хүчдэлийн U 0-ийг гаралт дээр тогтооно.
будаа. 2.18
Зурагт үзүүлэв. 2.18 диаграм нь KMDP технологийн NOR-NOT элементийн диаграмм юм. Үүнд VT 1 ба VT 2 транзисторууд гол нь, VT 3 ба VT 4 транзисторууд нь ачаалал юм. Өндөр хүчдэлийн U 1. Энэ тохиолдолд транзистор VT 2 нээлттэй, транзистор VT 4 хаалттай бөгөөд бусад оролтын хүчдэлийн түвшин болон үлдсэн транзисторуудын төлөв байдлаас үл хамааран гаралт дээр бага хүчдэлийн U 0-ийг тогтооно. Элемент нь OR-NOT логик үйлдлийг хэрэгжүүлдэг.
CMPD хэлхээ нь тэжээлийн эх үүсвэрээс маш бага гүйдлийн зарцуулалт (тиймээс эрчим хүч) -ээр тодорхойлогддог.
Интеграл тарилгын логикийн логик элементүүд
будаа. 2.19
Зураг дээр. Зураг 2.19-д интеграл тарилгын логикийн логик элементийн топологи (I 2 L) үзүүлэв. Ийм бүтцийг бий болгохын тулд n төрлийн дамжуулалт бүхий цахиур дахь диффузын хоёр үе шат шаардлагатай: эхний үе шатанд p 1 ба p 2 мужууд, хоёр дахь үе шатанд n 2 мужууд үүсдэг.
Элемент нь p 1 -n 1 -p 2 -n 1 бүтэцтэй. Ийм дөрвөн давхар бүтцийг хоёр ердийн гурван давхаргат транзисторын холболт гэж төсөөлөхөд тохиромжтой.
х 1 - n 1 - х 2 n 1 - х 2 - n 1
Энэ дүрслэлд тохирох диаграммыг Зураг 2.20, а-д үзүүлэв. Энэ схемийн дагуу элементийн ажиллагааг авч үзье.
будаа. 2.20
n 1 -p 2 -n 1 төрлийн бүтэцтэй транзистор VT 2 нь хэд хэдэн гаралттай инвертерийн үүргийг гүйцэтгэдэг (коллектор бүр нь нээлттэй коллекторын хэлхээний дагуу элементийн тусдаа гаралтыг бүрдүүлдэг).
Транзистор VT 2, дуудагдсан форсунк, p 1 -n 1 -p 2 шиг бүтэцтэй. Эдгээр транзисторуудын n 1 талбай нь нийтлэг байдаг тул транзистор VT 2-ийн ялгаруулагч нь VT 1 транзисторын суурьтай холбогдсон байх ёстой; p 2 нийтлэг талбай байгаа нь транзистор VT 2-ийн суурийг транзистор VT 1 коллектортой холбох хэрэгцээнд хүргэдэг. Энэ нь VT 1 ба VT 2 транзисторуудын хоорондох холболтыг 2.20а зурагт үзүүлэв.
Транзисторын VT 1-ийн ялгаруулагч эерэг потенциалтай ба суурь нь тэг потенциалтай тул эмиттерийн уулзвар нь урагш чиглэсэн, транзистор нээлттэй байна.
Энэ транзисторын коллекторын гүйдлийг транзистор VT 3 (өмнөх элементийн инвертер) эсвэл транзистор VT 2-ийн ялгаруулагч уулзвараар хааж болно.
Хэрэв өмнөх логик элемент нь нээлттэй төлөвт (транзистор VT 3 нээлттэй) байвал энэ элементийн оролтод VT 2-ийн үндсэн дээр ажилладаг бага хүчдэлийн түвшин байдаг бөгөөд энэ транзисторыг хаалттай байдалд байлгадаг. VT 1 инжекторын гүйдэл нь транзистор VT 3-аар хаалттай байна. Өмнөх логик элемент хаагдах үед (транзистор VT 3 хаалттай) VT 1 инжекторын коллекторын гүйдэл нь VT 2 транзисторын суурь руу урсах ба энэ транзистор нь нээлттэй төлөвт тохируулна.
Тиймээс VT 3 хаалттай үед транзистор VT 2 нээлттэй, эсрэгээр VT 3 нээлттэй үед транзистор VT 2 хаалттай байна. Элементийн нээлттэй төлөв нь log.0 төлөвт, хаалттай төлөв нь log.1 төлөвт тохирно.
Инжектор нь шууд гүйдлийн эх үүсвэр юм (энэ нь бүлэг элементүүдэд нийтлэг байж болно). Ихэнхдээ тэд зурагт үзүүлсэн элементийн ердийн график тэмдэглэгээг ашигладаг. 2.21, б.
Зураг дээр. Зураг 2.21а-д ЭСВЭЛ-БИШ үйлдлийг хэрэгжүүлдэг хэлхээг үзүүлэв. Элемент цуглуулагчийн холболт нь гэж нэрлэгддэг үйлдлийн системтэй тохирч байна суурилуулах I. Үнэн хэрэгтээ, ядаж нэг элемент нь нээлттэй төлөвт (лог.0 төлөв) байх нь хангалттай бөгөөд дараа нь дараагийн элементийн форсункийн гүйдэл нь нээлттэй инвертерээр хаагдаж, бага лог.0 түвшин үүснэ. элементүүдийн нэгдсэн гаралт. Үүний үр дүнд энэ гаралт дээр x 1 · x 2 логик илэрхийлэлтэй харгалзах утга үүснэ. Түүнд де Морганы хувиргалтыг хэрэглэснээр x 1 · x 2 = илэрхийлэлд хүрнэ. Тиймээс элементүүдийн энэ холболт нь OR-NOT үйлдлийг үнэхээр хэрэгжүүлдэг.
будаа. 2.21
Логик элементүүд БА 2 L нь дараахь давуу талуудтай.
· өндөр түвшний интеграцийг хангах; I 2 L хэлхээг үйлдвэрлэхэд биполяр транзистор дээр нэгдсэн хэлхээ үйлдвэрлэхтэй ижил технологийн процессыг ашигладаг боловч технологийн үйл ажиллагааны тоо, шаардлагатай фотомаскууд бага байдаг;
· бууруулсан хүчдэлийг ашигладаг (ойролцоогоор 1V);
· өргөн хүрээний гүйцэтгэлд эрчим хүч солилцох боломжийг олгох (цахилгаан эрчим хүчний хэрэглээг хэд хэдэн дарааллаар өөрчилж болох бөгөөд энэ нь гүйцэтгэлийн өөрчлөлтөд хүргэдэг);
· TTL элементүүдтэй сайн тохирч байна.
Зураг дээр. Зураг 2.21б-д I 2 L элементээс TTL элемент рүү шилжих диаграммыг үзүүлэв.
- Оролтын нэгтгэх коэффициент K тухай- логик функцийг хэрэгжүүлэх оролтын тоо.
- Гаралтын хүчин зүйл K дахинөгөгдсөн логик элементийн гаралттай ижил цуврал төхөөрөмжүүдийн хэдэн логик оролтыг нэгэн зэрэг холбож болохыг харуулдаг.
- Гүйцэтгэл LE-ээр дамжуулан дохионы тархалтын саатал хугацаагаар тодорхойлогддог бөгөөд оролт ба гаралтын дохионы цаг хугацааны графикаас тодорхойлогддог (Зураг 10). LE асаалттай үед дохионы тархалтын саатлын цаг хугацааны хувьд ялгаатай байдаг т 1,0 z.r., унтрах үед дохионы саатлын хугацаа т 0,1 z.r.ба тархалтын саатлын дундаж хугацаа т 1,0 гэрлэх..
Зураг 10 LE дохионы тархалтын саатлын хугацааг тодорхойлох
Логик элементийг асаах, унтраах үед дохионы тархалтын саатлын дундаж хугацаа нь дохионы тархалтын саатлын нийлбэрийн хагастай тэнцэх хугацааны интервал юм.
эрүүл мэнд гэрлэсэн= (т 1,0 z.r.+ т 0,1 z.r.)/2
- Өндөр U хүчдэл 1 ба бага U 0 түвшин(оролт У 1 оролтболон амралтын өдрүүд У 0 гарч) болон тэдгээрийн зөвшөөрөгдөх тогтворгүй байдал. Доод У 1 ба У 0 "Log.1" ба "Log.0" нэрлэсэн хүчдэлийн утгыг ойлгох; тогтворгүй байдлыг харьцангуй нэгжээр эсвэл хувиар илэрхийлнэ.
- Босго хүчдэл өндөр U 1 нүхжилт ба бага U 0 нүх сүвний түвшин.Босго хүчдэлийг хамгийн бага гэж ойлгодог ( У 1 түүнээс хойш) эсвэл хамгийн том ( У 0 түүнээс хойш) логик элементийн өөр төлөвт шилжиж эхлэх харгалзах түвшний утга. Эдгээр параметрүүдийг ажлын температурын муж дахь харгалзах цувралын параметрүүдийн тархалтыг харгалзан тодорхойлно; лавлах номууд нь ихэвчлэн нэг дундаж утгыг өгдөг У ПОР.
- Оролтын гүйдэл I 0 онд, би 1 оролтбага ба өндөр түвшний оролтын хүчдэлд тус тус.
- Дуу чимээний дархлаа.Статик дуу чимээний дархлааг логик элементийн дамжуулах шинж чанарт үндэслэн ажлын температурын муж дахь параметрүүдийн тархалтыг харгалзан босго утгатай харьцуулахад гаралт ба оролтын дохионы утгуудын хоорондох хамгийн бага зөрүү гэж үнэлдэг.
У- POM = У 1 гарч.мин – У ПОР
У+ POM = У ПОР - У 0 гарч.мин
Лавлагаа өгөгдөл нь ихэвчлэн зөвшөөрөгдөх нэг хөндлөнгийн утгыг өгдөг бөгөөд энэ нь зөвшөөрөгдөх үйл ажиллагааны нөхцөлд LE-г сольдоггүй.
- Эрчим хүчний хэрэглээ P хөлс эсвэл одоогийн хэрэглээ I хөлс.
- Эрчим хүчийг солих- нэг шилжүүлэгчийг гүйцэтгэхэд зарцуулсан ажил. Энэ нь янз бүрийн цуврал, технологийн микро схемүүдийг харьцуулахад хэрэглэгддэг салшгүй параметр юм. Энэ нь цахилгаан зарцуулалт ба дохионы тархалтын саатлын дундаж хугацааны үржвэр юм.
3.2 Транзистор-транзистор логик
Транзистор-транзистор логик (TTL) элементүүд нь дунд болон өндөр хурдны микро схемийн үндэс суурь болдог. Өөр өөр параметр бүхий хэд хэдэн схемийн хувилбаруудыг боловсруулж, ашиглаж байна.
Зураг 11 Энгийн a) ба төвөгтэй b) инвертер бүхий NAND логик элементүүд
3.2.1 Энгийн инвертертэй TTL NAND элемент
Ийм элементэд логик AND үйлдлийг гүйцэтгэдэг олон эмиттерт транзистор VT1 (Зураг 11,а) ба NOT үйлдлийг хэрэгжүүлдэг транзистор VT2 орно.
Олон эмиттерт транзистор (MET) нь TTL-ийн үндэс суурь юм. Хэрэв оролтууд дээр хэлхээ байгаа бол, i.e. MET дохио ялгаруулагч У 0 =U CE.usЭмиттерийн уулзварууд нь урагш чиглэсэн бөгөөд үндсэн гүйдэл нь VT1-ээр дамждаг Би Б 1 =(E–U BE.us –U CE.us)/Р Б, транзисторыг ханалтын горимд байлгахад хангалттай. Энэ тохиолдолд коллектор-эмиттерийн хүчдэл VT 1 U CE.us=0.2 V. Транзисторын VT2-ийн суурь дээрх хүчдэл нь тэнцүү байна У 0 +U CE.us=2U CE.us<U BE.usба транзистор VT2 хаалттай байна. Хэлхээний гаралтын хүчдэл нь "1" логик түвшинтэй тохирч байна. Оролтын дор хаяж нэг дохио нь тэнцүү байх үед хэлхээ нь ийм төлөвт байх болно У 0 .
Хэрэв оролтын хүчдэл нь түвшнээс нэмэгдсэн бол У 0 бүх оролт дээр нэгэн зэрэг эсвэл аль нэг оролт дээр логик "1" дохиог бусад оролтуудад өгсөн тохиолдолд суурь дахь оролтын хүчдэл нэмэгдэх ба У б=U in+U CE.us=U BE.usба транзистор VT2 нээгдэнэ. Үүний үр дүнд үндсэн гүйдэл VT2 нэмэгдэх бөгөөд энэ нь резистороор дамжуулан тэжээлийн эх үүсвэрээс урсах болно R bКоллекторын уулзвар VT1 ба транзистор VT2 хоёулаа ханалтын горимд шилжинэ. Цаашид нэмэгдэнэ U VXЭнэ нь транзистор VT1-ийн ялгаруулагчийн уулзваруудыг хаахад хүргэдэг бөгөөд үүний үр дүнд коллекторын уулзвар нь урагш чиглэлд, ялгаруулагчийн уулзварууд нь эсрэг чиглэлд хазайсан горимд шилжих болно (Урвуу шилжих горим) . Хэлхээний гаралтын хүчдэл ГАРАА=U CE.us=У 0 (транзистор VT2 ханалт).
Тиймээс авч үзсэн элемент нь логик БА-БИШ үйлдлийг гүйцэтгэдэг.
TTL элементийн хамгийн энгийн хэлхээ нь хэд хэдэн сул талуудтай. Ийм элементүүдийг цуваа холбосон үед ижил төстэй бусад элементүүдийн ялгаруулагчийг элементийн гаралттай холбоход LE-ээс зарцуулагдах гүйдэл нэмэгдэж, өндөр түвшний хүчдэл буурдаг (лог. “1”). Тиймээс элемент нь бага ачаалалтай байдаг. Энэ нь урвуу горимд олон эмиттерт транзисторын их ялгаруулагч гүйдэл байгаатай холбоотой бөгөөд үүнийг ачааллын транзистороор LE-ээс авдаг.
Нэмж дурдахад энэ хэлхээ нь эерэг интерференцийн түвшний хувьд дуу чимээ багатай байдаг. У+ POM = U BE.us –U 0 =U BE.us–2U CE.us. Эдгээр дутагдлыг арилгахын тулд нарийн төвөгтэй инвертер бүхий TTL хэлхээг ашигладаг (Зураг 11, b).
3.2.2 Комплекс инвертертэй TTL элемент
Энгийн инвертертэй хэлхээтэй адил нарийн төвөгтэй инвертертэй TTL хэлхээ (Зураг 11, б) нь логик БА-БИШ үйлдлийг гүйцэтгэдэг. Хэрэв оролтууд дээр хүчдэл байгаа бол бүртгэлд оруулна. “0” олон эмиттерт транзистор VT1 нь ханасан горимд, транзистор VT2 хаалттай байна. Тиймээс, гүйдэл R4 резистор болон VT4-ийн суурь дээрх хүчдэлээр дамждаггүй тул VT4 транзистор бас хаалттай байна. Бэй 4 = "0". Транзистор VT3 нь нээлттэй байна, учир нь түүний суурь нь резистор R2-ээр дамжуулан E тэжээлийн эх үүсвэрт холбогдсон байдаг. R3 резисторын эсэргүүцэл бага тул VT3 нь ялгаруулагч дагагчаар ажилладаг. Логик элементийн ачааллын гүйдэл ба логийн түвшинд харгалзах гаралтын хүчдэл нь транзистор VT3 ба нээлттэй диод VD-ээр дамждаг. "1" нь тэжээлийн хүчдэлээс хүчдэлийн уналтыг хассантай тэнцүү байна U BE.us, нээлттэй диод дээрх хүчдэлийн уналт У д=U BE.usҮндсэн гүйдлийн VT2-ээс R 2 эсэргүүцэл дээр бага зэрэг хүчдэлийн уналт: У¹= Э–2U CE.us– Р 2 Би Б 2 = У н- 2U BE.us.
Үзэж буй горим нь TTL логик элементийн дамжуулах шинж чанарын 1-р хэсэгтэй тохирч байна (Зураг 12.a)
Зураг 12 Үндсэн LE цуврал 155-ын шинж чанарууд:
a – дамжуулалт, б – оролт.
Бүх оролтын хүчдэл нэмэгдэхийн хэрээр VT2 суурийн потенциал нэмэгдэх ба хэзээ U VX=У 0 түүнээс хойштранзистор VT2 нээгдэж, коллекторын гүйдэл урсаж эхэлнэ Би К 2 нь R2 ба R4 резистороор дамжина. Үүний үр дүнд VT3-ийн үндсэн гүйдэл буурч, хүчдэлийн уналт нэмэгдэж, гаралтын хүчдэл буурдаг (Зураг 12-ын 2-р хэсэг). R4 резистор дээр хүчдэлийн уналт байгаа үед У Р 4 <U BE.usтранзистор VT4 хаалттай байна. Хэзээ U VX=У¹ түүнээс хойш =2U BE.us–U CE.usтранзистор VT4 нээгдэнэ. Оролтын хүчдэлийн цаашдын өсөлт нь VT2 ба VT4-ийн ханалт, VT1-ийн урвуу горимд шилжихэд хүргэдэг (Зураг 12-ын 3-р хэсэг). Энэ тохиолдолд цэгийн боломж " А"(Зураг 11, b-г үзнэ үү) нь тэнцүү байна Уа=U BE.us+U CE.us, мөн оноо " б» - У б=U CE.us, тиймээс, У аб=У а–У б=U BE.us. VT3 транзистор ба диод VD1-ийн түгжээг тайлахын тулд танд хэрэгтэй У аб≥2U BE.us. Энэ нөхцөл хангагдаагүй тул VT3 ба VD1 хаалттай бөгөөд хэлхээний оролтын хүчдэл нь тэнцүү байна. U CE.us=У 0 (Зураг 12-ын 4-р хэсэг).
Шилжүүлэн суулгах үед транзистор VT3 ба VT4 хоёулаа нээлттэй байх ба гүйдлийн өсөлт үүсэх үе байдаг. Энэ гүйдлийн далайцыг хязгаарлахын тулд бага эсэргүүцэлтэй (R 3 = 100-160 Ом) резисторыг хэлхээнд оруулна.
MET ялгаруулагчийн сөрөг хүчдэл 2 В-оос их байвал хонгилын эвдрэл үүсч, оролтын гүйдэл огцом нэмэгддэг. LE-ийг сөрөг хөндлөнгийн нөлөөллөөс хамгаалахын тулд VD2, VD3 диодуудыг хэлхээнд оруулдаг бөгөөд энэ нь түүнийг 0.5-0.6V-ийн түвшинд хязгаарладаг.
Эерэг хүчдэл (4–4.5) В-ээс их байвал оролтын гүйдэл мөн нэмэгддэг тул LE оролтыг логоор хангах болно. "1" оролтыг +5 В тэжээлийн хүчдэлд холбох боломжгүй.
LE TTL-ийн практик хэрэглээнд ашиглагдаагүй оролтыг чөлөөтэй үлдээж болно. Гэсэн хэдий ч энэ нь чөлөөт терминалуудад хөндлөнгийн нөлөөгөөр дуу чимээний дархлааг бууруулдаг. Тиймээс, хэрэв энэ нь өмнөх LE-ийн илүүдэлд хүргэхгүй бол тэдгээр нь ихэвчлэн бие биентэйгээ нийлдэг, эсвэл оролтын гүйдлийг хязгаарладаг R = 1 кОм эсэргүүцэлээр дамжуулан +5 В тэжээлийн эх үүсвэрт холбогддог. Эсэргүүцэл бүрт 20 хүртэлх оролтыг холбож болно. Энэ аргын тусламжтайгаар түвшин нь бүртгэл юм. "1" нь зохиомлоор бүтээгдсэн.
Нарийн төвөгтэй инвертер бүхий TTL элементийн дуу чимээний дархлаа:
У + пом = У 1 түүнээс хойш – У 0 = 2U BE.us – 2U CE.us
У – пом = У 1 – У 1 түүнээс хойш = Э – 4U BE.us + U CE.us
TTL элементүүдийн гүйцэтгэл нь асаалттай үед дохионы тархалтын саатлаар тодорхойлогддог т 1,0 ass.rмөн унтрааж байна т 0,1 ass.r, транзисторын суурь дахь цөөнхийн тээвэрлэгчдийн хуримтлал, шингээлтийн процессын үргэлжлэх хугацаа, коллекторын SC-ийн багтаамж ба SC уулзваруудын ялгаруулагч конденсаторуудын багтаамжийг цэнэглэхээс хамаарна. TTL элементийг ажиллуулах явцад задгай транзисторууд ханасан байдалд байгаа тул транзистор унтарсан үед цөөнхийн тээвэрлэгчдийн шингээх хугацаа нь TTL-ийн инерцийг нэмэгдүүлэхэд ихээхэн хувь нэмэр оруулдаг.
Нарийн төвөгтэй инвертертэй TTL элементүүд нь том логик савлуур, бага эрчим хүчний хэрэглээ, өндөр гүйцэтгэл, дуу чимээний дархлаатай байдаг. TTL параметрийн ердийн утгууд дараах байдалтай байна. У уурхай=5 В; У 1 ≥2.8 В; У 0 ≤0.5 В; т барилга=10...20 ns; P pot.sr.=10...20 мВт; K удаа=10.
LE TTL-ийн практик хэрэглээнд ашиглагдаагүй оролтыг чөлөөтэй үлдээж болно. Гэсэн хэдий ч энэ нь чөлөөт терминалуудад хөндлөнгийн нөлөөгөөр дуу чимээний дархлааг бууруулдаг. Тиймээс, хэрэв энэ нь өмнөх LE-ийн илүүдэлд хүргэхгүй бол тэдгээр нь ихэвчлэн бие биентэйгээ нийлдэг, эсвэл оролтын гүйдлийг хязгаарладаг R = 1 кОм эсэргүүцэлээр дамжуулан +5 В тэжээлийн эх үүсвэрт холбогддог. Эсэргүүцэл бүрт 20 хүртэлх оролтыг холбож болно.
3.2.3 TTLSH элементүүд
TTL элементүүдийн гүйцэтгэлийг нэмэгдүүлэхийн тулд TTLSH элементүүд нь транзисторын суурь ба коллекторын хооронд холбогдсон ердийн транзистор ба Schottky диодын хослол болох Schottky транзисторуудыг ашигладаг. Schottky диод дээрх төлөвийн хүчдэлийн уналт нь ердийн pn уулзвараас бага байдаг тул оролтын гүйдлийн ихэнх хэсэг нь диодоор дамждаг бөгөөд зөвхөн багахан хэсэг нь суурь руу урсдаг. Тиймээс транзистор гүн ханасан горимд ордоггүй.
Үүний үр дүнд коллекторын уулзвараар шахагдсаны улмаас сууринд тээвэрлэгч хуримтлагдах нь бараг тохиолддоггүй. Үүнтэй холбогдуулан коллекторын гүйдлийг асаах, унтрах үед шингээх хугацаа багассаны үр дүнд Schottky саадтай транзисторын шилжүүлэгчийн хурд нэмэгдэж байна.
Schottky диод (TTLS) бүхий TTL элементүүдийн дохионы тархалтын саатлын дундаж хугацаа нь ижил төстэй TTL элементүүдтэй харьцуулахад ойролцоогоор хоёр дахин бага байна. TTLSh-ийн сул тал нь ижил төстэй TTL элементүүдтэй харьцуулахад дуу чимээ багатай байдаг. У + помөндөр үнэ цэнэтэй учраас У 0 ба түүнээс бага У пор.
3.2.4 Гурван гаралтын төлөвтэй TTL элементүүд -
нэмэлт V оролттой байх - зөвшөөрлийн оролт (Зураг 13, а). Энэ оролтод хүчдэл өгөх үед У 0 транзистор VT5 нээлттэй ба ханасан, транзистор VT6 ба VT7 хаалттай тул логик элементийн үйл ажиллагаанд нөлөөлөхгүй. Мэдээллийн оролтын дохионы хослолоос хамааран LE-ийн гаралт нь "лог" түвшний дохио байж болно. 0" эсвэл "лог. 1". V оролтод хүчдэл өгөхөд “лог. 1" транзистор VT5 хаагдаж, VT6 ба VT7 транзисторууд нээгдэж, VT3 транзисторын суурь дахь хүчдэл нь түвшин хүртэл буурдаг. U BE.us+У d, VT2, VT3, VT4 транзисторууд хаагдаж, LE нь өндөр эсэргүүцэлтэй (гурав дахь) төлөвт ордог, өөрөөр хэлбэл ачааллаас салгагдсан байдаг.
Зураг 13б-д энэ элементийн UGO-г харуулав. ∇ тэмдэг нь гаралт нь гурван төлөвтэй байгааг харуулж байна. Дүрс Э∇ “Гурав дахь төлөвийн нарийвчлал” нь =0 дохиогоор LE гурав дахь (өндөр эсэргүүцэл) төлөвт шилждэг болохыг харуулж байна.
Цахилгаан хангамжийн хэлхээний дагуух хөндлөнгийн оролцоог багасгахын тулд LE бүлгийн автобусны холболтын цэгүүдэд нэг тохиолдолд ойролцоогоор 0.1 мкФ багтаамжтай салгах керамик конденсаторуудыг суурилуулсан. Самбар бүр дээр цахилгаан хэлхээ ба нийтлэг автобусны хооронд 4.7-10 мкФ багтаамжтай 1-2 электролитийн конденсатор байдаг.
Зураг 13 Гурван гаралтын төлөвтэй TTL БА-БИШ логик элемент a) ба түүний UGO b).
Хүснэгт 7-д LE TTL-ийн зарим цувралын параметрүүдийг харуулав.
Хүснэгт 7 TTL логик элементүүдийн зарим цувралын параметрүүд
| СОНГОЛТ | ЦУВРАЛ | ||||
|---|---|---|---|---|---|
| нийтийн | Маш сайн гүйцэтгэл | Бичил хүч | |||
| 133, 155 | K531 | KR1531 | K555 | Kr1533 | |
| Оролтын гүйдэл I 0 VX, мА | -1,6 | -2,0 | -0,6 | -0,36 | -0,2 |
| Оролтын гүйдэл I 1 VX, мА | 0,04 | 0,05 | 0,02 | 0,02 | 0,02 |
| Гаралтын хүчдэл У 0 ГАРАХ, IN | 0,4 | 0,5 | 0,5 | 0,5 | 0,4 |
| Гаралтын хүчдэл У 1 ГАРАХ, IN | 2,4 | 2,7 | 2,7 | 2,7 | 2,5 |
| Гаралтын fanout харьцаа K TIMES | 10 | 10 | 10 | 20 | 20 |
| Оролтыг нэгтгэх хүчин зүйл K ТУХАЙ | 8 | 10 | - | 20 | - |
| Дохионы тархалтын саатлын хугацаа t АРД | 19 | 4,8 | 3,8 | 20 | 20 |
| Одоогийн хэрэглээ, мА: | |||||
| I 0 ХӨЛС(цагт У 0 ГАРАХ) | 22 | 36 | 10,2 | 4,4 | 3 |
| I 1 ХӨЛС(цагт У 1 ГАРАХ) | 8 | 16 | 2,8 | 1,6 | 0,85 |
| 0,4 | 0,3 | 0,3 | 0,3 | 0,4 | |
| Нийлүүлэлтийн хүчдэл, V | 5 | 5 | 5 | 5 | 5 |
| Гаралтын гүйдэл, мА: | |||||
| I 0 ГАРАХ | 16 | 20 | 20 | 8 | 4 |
| I 1 ГАРАХ | -0,4 | -1 | -1 | -0,4 | -0,4 |
| Нэг элементийн дундаж эрчим хүчний хэрэглээ, мВт | 10 | 19 | 4 | 2 | 1,2 |
3.3 Эмиттерийн хосолсон логик
Эмиттерийн хосолсон логикийн (ECL) үндэс нь өндөр хурдны гүйдлийн унтраалга юм (Зураг 14a). Энэ нь хоёр транзистороос бүрдэх бөгөөд коллекторын хэлхээнд ачааллын резисторууд RK багтсан бөгөөд хоёр транзисторын ялгаруулагч хэлхээнд Rk-ээс хамаагүй том нийтлэг резистор Re байдаг. Оролтын дохио Uin нь транзисторуудын аль нэгнийх нь оролтод, Uop-ийн жишиг хүчдэл нь нөгөөгийн оролтод ирдэг. Хэлхээ нь тэгш хэмтэй тул анхны төлөвт (U in = U op) транзистороор ижил гүйдэл урсдаг. Нийт гүйдэл I O нь Re эсэргүүцлээр урсдаг.
Зураг 14 Эмиттерийн хосолсон логик: a) гүйдлийн унтраалга;
б) хялбаршуулсан хэлхээний диаграм
Өсөх үед U inтранзистор VT1-ээр дамжих гүйдэл нэмэгдэж, R e эсэргүүцэл дээрх хүчдэлийн уналт нэмэгдэж, транзистор VT2 хаагдаж, түүгээр дамжих гүйдэл буурна. "1" түвшний бүртгэлтэй тэнцүү оролтын хүчдэлтэй ( Uin =U 1), транзистор VT2 хаагдаж, бүх гүйдэл транзистор VT1-ээр дамждаг. Хэлхээний параметр ба гүйдэл I 0-ийг транзистор VT1 нээлттэй үед ханалтын бүсийн хил дээр шугаман горимд ажиллахаар сонгосон.
Буурах үед U inтүвшинг бүртгэх "0" ( U in=У 0), эсрэгээр транзистор VT1 хаалттай, транзистор VT2 нь ханалтын бүстэй хиллэдэг шугаман горимд байна.
ESL хэлхээнд (Зураг 14б) нэг буюу хэд хэдэн транзистор (оролтын холболтын коэффициентээс хамаарч) транзистор VT1-тэй зэрэгцээ холбогдсон бөгөөд энэ нь одоогийн шилжүүлэгчийн нэг гарыг бүрдүүлдэг. Ачааллын хүчин чадлыг нэмэгдүүлэхийн тулд хоёр ялгаруулагч дагагч VT4 ба VT5 LE гаралттай холбогдсон байна.
Бүх оролт эсвэл тэдгээрийн аль нэгэнд дохио өгөхдөө, жишээлбэл, эхнийх U VX 1 =У 1, транзистор VT1 нээгдэж, гүйдэл I 0 дамжин урсаж, транзистор VT3 хаагдана.
ГАРАА 1 = У 1 – U BE.us = У 0
ГАРАА 2 = U PIT – U BE.us = У 1
Ийнхүү эхний гаралтын хувьд энэ хэлхээ нь OR-NOT логик үйлдлийг, хоёр дахь гаралтын хувьд OR үйлдлийг хэрэгжүүлдэг. Босго хүчдэл гэдгийг харахад хялбар байдаг U POR =U OP, логик ирмэг Δ У=У 1 -У 0 =U BE.usба хэлхээний дуу чимээний дархлаа У + ПОМ=У - ПОМ=0,5U BE.us.
Элементийн оролтын гүйдэл, улмаар ESL-ийн ачааллын гүйдэл бага байна: I 0 VX≈0, гүйдэл I 1 VXханалтын мужид биш харин ханалтын бүсийн ирмэг дээр ажилладаг транзисторын үндсэн гүйдэлтэй тэнцүү байна. Тиймээс элементийн ачааллын багтаамж өндөр, салаалсан коэффициент нь 20 ба түүнээс дээш хүрдэг.
Логик ялгаа нь бага тул цахилгаан тэжээлийн хүчдэлийн тогтворгүй байдал нь ESL-ийн дуу чимээний дархлаанд ихээхэн нөлөөлдөг. ESL хэлхээнд дуу чимээний дархлааг нэмэгдүүлэхийн тулд тэжээлийн эх үүсвэрийн эерэг туйл нь газардуулгатай биш харин эерэг туйл юм. Энэ нь хөндлөнгийн хүчдэлийн ихээхэн хэсэг нь R e өндөр эсэргүүцэл дээр буурч, зөвхөн багахан хэсэг нь хэлхээний оролтуудад хүрдэг.
LE ESL ба TTL-ийг хамтад нь ашиглахдаа тэдгээрийн хооронд логик дохионы түвшинг зохицуулдаг тусгай микро схемүүдийг оруулах шаардлагатай. Тэд гэж нэрлэдэг түвшний хувиргагч(PU).
ESL-ийн өндөр гүйцэтгэл нь дараахь үндсэн хүчин зүйлүүдтэй холбоотой юм.
1 Нээлттэй транзисторууд ханалтанд ороогүй тул суурь дахь цөөнхийн тээвэрлэгчдийн шингээлтийн үе шатыг хассан болно.
2 Оролтын транзисторыг өмнөх элементүүдийн ялгаруулагч дагагчдаас удирддаг бөгөөд тэдгээр нь бага гаралтын эсэргүүцэлтэй тул их хэмжээний суурь гүйдэл, улмаар оролт ба лавлах транзисторыг нээх, хаах хугацааг богиносгодог.
Эдгээр бүх хүчин зүйлүүд нь ESL элементүүдийн гаралтын хүчдэлийн богино хугацааны өсөлт, бууралтыг баталгаажуулдаг.
Дараах дундаж үзүүлэлтүүд нь ESL-ийн хувьд ердийн зүйл юм. У уурхай=–5V; У 1 =–(0.7–0.9)V; У 0 =–(1.5–2)V; тЗ Д.ав=3–7 ns; П хөлс=10–20 мВт.
K500 ба K1500 цувралуудыг ирээдүйтэй гэж үздэг бөгөөд K1500 цуврал нь дэд наносекунд бөгөөд тархалтын саатал нь 1 ns-ээс бага байна. (Хүснэгт 8).
Хүснэгт 8 LE ESL-ийн үндсэн цувралын параметрүүд
| Сонголтууд | Цуврал | |
|---|---|---|
| K500 | K1500 | |
| Оролтын гүйдэл I 0 VX, мА | 0,265 | 0,35 |
| Оролтын гүйдэл I 1 VX, мА | 0,0005 | 0,0005 |
| Гаралтын хүчдэл У 0 ГАРАХ, IN | -1,85…-1,65 | -1,81…-1,62 |
| Гаралтын хүчдэл У 1 ГАРАХ, IN | -0,96…-0,81 | -1,025…-0,88 |
| Гаралтын босго хүчдэл, V: | ||
| У 0 ГАРЦ | -1,63 | -1,61 |
| У 1 ГАРЦ | -0,98 | -1,035 |
| Тархалтын саатлын хугацаа, ns | 2,9 | 1,5 |
| Зөвшөөрөгдөх хөндлөнгийн хүчдэл, V | 0,125 | 0,125 |
| Fanout хүчин зүйл K TIMES | 15 | - |
| Нийлүүлэлтийн хүчдэл, V | -5,2; -2,0 | -4,5; -2,0 |
| Нэг элементийн эрчим хүчний хэрэглээ, мВт | 8…25 | 40 |
3.4 Шууд холбогдсон транзистор логик (DLC)
TLNS элементийн хэлхээнд ачааллын эсэргүүцлийг хоёр транзисторын холбогдсон коллекторын хэлхээнд оруулсан болно (Зураг 15,а). X1 ба X2 оролтын дохионууд нь эдгээр транзисторуудын сууринд тэжээгддэг. Хэрэв X1 ба X2 нь нэгэн зэрэг "лог 0" -тэй тэнцүү бол транзистор хоёулаа хаалттай байх ба хэлхээний гаралт нь Y = 1 өндөр потенциалтай байх болно. Хэрэв өндөр потенциалтай "лог 1"-ийг дор хаяж нэг буюу хоёр оролтод хэрэглэвэл нэг буюу хоёр транзистор нээлттэй байх ба хэлхээний гаралт нь бага боломжит Y = 0 байна. Тиймээс хэлхээ нь OR-NOT үйлдлийг гүйцэтгэдэг.
Зураг 15 LE NSTL a) ба ачааллын транзисторын оролтын шинж чанар b).
Таны харж байгаагаар NSTL элементийн хэлхээ нь маш энгийн боловч мэдэгдэхүйц сул талтай. Элементийн гаралтыг лог потенциалд тохируулсан үед. "1" тогтмол потенциалыг ачааллын транзисторын сууринд хэрэглэнэ, 15-р зурагт тасархай шугамаар үзүүлэв. У¹. Транзисторын параметрүүдийн тархалтын улмаас (Зураг 15, b-ийг үз) транзисторын үндсэн гүйдэл ихээхэн ялгаатай байж болно. Үүний үр дүнд транзисторуудын нэг нь гүн ханасан байдалд орж, нөгөө нь шугаман горимд байж болно. Энэ тохиолдолд "лог.1"-ийн түвшин мэдэгдэхүйц ялгаатай байх бөгөөд энэ нь төхөөрөмжийн бүхэлдээ ажиллахад байнга доголдол үүсгэдэг. Тиймээс LE NSTL хэлхээг зөвхөн хүчдэлийн удирдлагатай транзисторуудад ашигладаг.
3.5 Интеграл тарилгын логик
Нэгдсэн тарилгын логик (I²L) элементүүд нь салангид хэлхээнд аналоггүй бөгөөд зөвхөн нэгдсэн хувилбарт хэрэгжих боломжтой (Зураг 16, a). I²L элемент нь хоёр транзистороос бүрдэнэ: хэвтээ pnp транзистор нь инжекторын үүрэг гүйцэтгэдэг ба босоо олон коллектор npn транзистор нь инвертер горимд ажилладаг. Нийтлэг n төрлийн муж нь pnp транзисторын суурь, мөн npn транзисторын ялгаруулагч болж, "газар" цэгтэй холбогддог. pnp транзисторын коллектор ба npn транзисторын суурь нь бас нийтлэг газар юм. Эквивалент хэлхээг Зураг 16б-д үзүүлэв.
Зураг 16 Тарилгын чадалтай транзистор: a - блок диаграмм, b - эквивалент хэлхээ, в - гүйдэл үүсгэгчтэй эквивалент хэлхээ.
Нийлүүлэлтийн хүчдэл нь инжекторын ялгаруулагчийн суурийн хэлхээнд нийлүүлдэг U PIT. Хамгийн бага эх үүсвэрийн хүчдэлийг ялгаруулагчийн уулзвар дээрх хүчдэлийн уналтаар тодорхойлно. U CE.us=0.7 V. Харин эмиттерийн гүйдлийг тогтворжуулах I 0 резистор R-ийг эх үүсвэртэй цуваа холбож, тэжээлийн эх үүсвэрийн хүчдэлийг авна U PIT=1...1.2 V. Энэ тохиолдолд p-n уулзвар эмиттер-суурь VT1 нээлттэй байх ба коллекторын уулзварт нүхний тархалт явагдана. Коллектор руу шилжих үед зарим нүхнүүд электронуудтай дахин нэгддэг боловч тэдгээрийн нэлээд хэсэг нь коллекторын уулзварт хүрч, түүгээр дамжин инвертерийн p-суурь руу ордог (транзистор VT2). Энэ тархалтын процесс, i.e. оролтын нөлөөллөөс үл хамааран нүхийг сууринд байнга шахдаг.
Хэрэв VT2-ийн суурь дахь хүчдэл U in=У 0 нь унтраалга S-ийн хаалттай төлөвтэй тохирч байгаа бол инвертерийн p-суурь руу орох нүхнүүд нь тэжээлийн эх үүсвэрийн сөрөг туйл руу чөлөөтэй урсдаг. VT2 транзисторын коллекторын хэлхээнд гүйдэл гүйдэггүй бөгөөд энэ нь VT2 коллекторын хэлхээний нээлттэй төлөвтэй тэнцэнэ. Гаралтын хэлхээний энэ төлөв нь лог хүчдэлтэй тохирч байна. "1".
At U in=У 1 (S унтраалга нээлттэй) инвертерийн p-суурь дээр нүх хуримтлагддаг. Үндсэн потенциал нэмэгдэж эхэлдэг бөгөөд үүний дагуу VT2 шилжилтийн хүчдэл эдгээр шилжилтийг нээх хүртэл буурдаг. Дараа нь транзистор VT2-ийн коллекторын хэлхээнд гүйдэл гүйх бөгөөд инвертерийн ялгаруулагч ба коллектор (транзистор VT2) хоорондын боломжит ялгаа тэгтэй ойролцоо байх болно, өөрөөр хэлбэл. энэ транзистор нь хэлхээний богино холболттой хэсгийг илэрхийлдэг бөгөөд энэ төлөв нь бүртгэлийн түвшинд тохирно. "0". Тиймээс авч үзсэн элемент нь гол үүрэг гүйцэтгэдэг.
Мэдэгдэж байгаагаар нийтлэг суурьтай хэлхээнд холбогдсон транзисторын коллекторын гүйдэл нь коллектор дээрх хүчдэлийн өргөн хүрээний өөрчлөлтөөс хамаардаггүй. Транзистор VT1 нь OB-тэй хэлхээнд багтдаг. Биполяр транзисторын үйл ажиллагааны онолоос харахад түүний тогтмол ялгаруулагч гүйдлийн үед авсан гаралтын шинж чанар нь бараг хэвтээ байдаг, өөрөөр хэлбэл коллекторын гүйдэл нь коллектор дээрх хүчдэлээс хамаардаггүй. Тиймээс үүнийг эквивалент гүйдлийн генератороор сольж болно. Эквивалент гүйдлийн генераторын теоремын дагуу гүйдлийн эх үүсвэрээс тогтмол гүйдлийн хүчдэлийг нэмэх, хасах нь тухайн генераторын одоогийн утгад нөлөөлөхгүй. Үүний дагуу тарилгын чадалтай транзисторын хэлхээ нь Зураг 16c-д үзүүлсэн илүү энгийн эквивалент хэлхээ юм.
Хэрэв U in=У 1 , дараа нь гүйдэл IОдоогийн генератороос 0 нь VT2-ийн суурь руу урсаж, түүнийг нээнэ. Хаана U in=У 0 . Хэрэв U in=У 0, дараа нь одоогийн I 0 нь газарт богино холболттой, транзистор VT2 хаалттай ба Та гарч байна=У 1 .
Зураг 17 Нэгдсэн тарилгын логик (I²L): OR-NOT элементийн хэлхээ a) ба логик функцийн хэрэгжилт БА b).
Олон коллекторт транзистор ашиглах нь нийт коллекторын VT2 гүйдлийг хэд хэдэн ижил хэсгүүдэд хуваах боломжтой бөгөөд нэг ижил элементийн оролтыг удирдахад хангалттай. Үүний ачаар Зураг 17, а-д үзүүлсэн OR-NOT логик элементийн хамгийн энгийн хэлхээг ашиглах боломжтой болсон. Энэ хэлхээ нь NSTL элементийн хэлхээтэй төстэй (Зураг 15, а-г үз). NOR-NOT NSTL элементийн хэлхээнээс ялгаатай нь NOR-NOT AND²L элемент нь коллекторын хосолсон хэлхээнд резистор шаарддаггүй, учир нь коллекторын хэлхээ нь дараагийн шатны гүйдэл үүсгэгчээс хүчийг авдаг.
Зураг 17б-д AND логик функцийг хэрэгжүүлдэг хэлхээг үзүүлэв.. Логик дохиог хоёр оролтод (X1 ба X2) өгөх үед. Инвертерийн хосолсон коллектор (VT3 ба VT4) дээрх "0" нь бүртгэлийн түвшин байх болно. "1". Бүртгэлийн дохиог оролтын аль нэгэнд эсвэл хоёр оролтод нэгэн зэрэг хэрэглэх үед. "1" хэлхээний гаралт дээр бид бүртгэлийн дохио байна. "0" нь логик AND үйлдлийн гүйцэтгэлтэй тохирч байна.
I²L элементүүд нь субстрат дээр бага хэмжээний талбайг эзэлдэг бөгөөд бага эрчим хүчний зарцуулалт, сэлгэн залгах энергитэй байдаг. Эдгээр нь дараахь параметрүүдээр тодорхойлогддог. U PIT=1 В; t тогтоосон.=10...100 ns; K удаа=3,5; К илч=1.
3.6 MOS транзистор дээр суурилсан логик элементүүд
MOS транзисторын логик элементүүд нь хяналтын болон ачаалал гэсэн хоёр төрлийн транзисторыг ашигладаг. Хянагч нь богино боловч нэлээд өргөн сувагтай тул дамжуулалтын өндөр утгатай бөгөөд бага хүчдэлээр хянагддаг. Ачаалал нь эсрэгээрээ урт боловч нарийн сувагтай тул гаралтын эсэргүүцэл өндөр бөгөөд идэвхтэй эсэргүүцэлтэй байдаг.
3.6.1 Динамик ачаалалтай товчлуурууд дээрх логик элементүүд
Динамик ачаалалтай унтраалга дээрх логик элементүүд нь нэг ачаалал ба хэд хэдэн хяналтын транзисторуудаас бүрдэнэ. Хэрэв хяналтын транзисторууд зэрэгцээ холбогдсон бол NSTL-ийн нэгэн адил (Зураг 15, а-г үз) элемент нь логик ЭСВЭЛ-БИШ үйлдлийг гүйцэтгэдэг бөгөөд цуваа холбогдсон үед БА-БИШ үйлдлийг гүйцэтгэдэг (Зураг 18, a). , б).
Зураг 18 MOS TL элементүүдийн диаграммууд: a) – OR-NOT, b) – AND-NOT.
X1 ба X2 оролтуудад хүчдэл байгаа бол U ВХ =У 0 <У ЗИ.порхяналтын транзисторууд VT1 ба VT2 хаалттай байна. Энэ тохиолдолд гаралтын хүчдэл нь бүртгэлийн түвшинтэй тохирч байна. "1". Элементийн нэг буюу хоёр оролтод хүчдэл хэрэглэх үед U ВХ =У 1 >У ЗИ.пор, дараа нь гаралт дээр бид лог байна. "0" бөгөөд энэ нь ЭСВЭЛ-БИШ логик үйлдлийн гүйцэтгэлтэй тохирч байна.
БА-БИШ элементийн хэлхээнд хяналтын транзисторууд цуваа холбогдсон байдаг тул түвшин нь лог юм. Хэлхээний гаралт дээрх "0" нь зөвхөн хоёр оролт дээр ганц дохио байх үед л тохиолддог.
MOS TL элементүүд нь дуу чимээний өндөр дархлаа, том логик ялгаа, бага эрчим хүчний хэрэглээ, харьцангуй бага гүйцэтгэлтэй байдаг. Бага босготой MOS транзистор дээр суурилсан элементүүдийн хувьд энэ нь ихэвчлэн байдаг U PIT=5...9 В, өндөр босготой U PIT=12.6…27 V. MOS TL-ийн үндсэн параметрүүд: П хөлс=0.4...5 мВт, t ZD.av=20...200 ns; У 0 ≤1 V; У 1 ≈7 В.
3.6.2 Нэмэлт түлхүүрүүд дээрх логик элементүүд
Нэмэлт унтраалга нь янз бүрийн дамжуулалтын төрлийн суваг бүхий хоёр MOS транзистороос бүрдэнэ, тэдгээрийн оролтууд нь зэрэгцээ холбогдсон, гаралт нь цуваа (Зураг 19a). Хаалганы хүчдэл нь босго хэмжээнээс их байвал тодорхой төрлийн сувагтай транзисторын хувьд харгалзах транзистор нээлттэй, нөгөө нь хаалттай байна. Хүчдэл нь эсрэг туйлтай үед нээлттэй ба хаалттай транзисторууд байраа өөрчилдөг.
Нэмэлт унтраалга (CMOS) дээрх LE нь маргаангүй олон давуу талтай байдаг.
Эрчим хүчний эх үүсвэрийн хүчдэл нь өргөн хүрээний (3-аас 15 В хүртэл) хэлбэлзэлтэй үед амжилттай ажилладаг бөгөөд энэ нь резистор агуулсан LE-ийн хувьд боломжгүй юм.
Ачаалал ихтэй эсэргүүцэлтэй статик горимд CMOS LE нь бараг ямар ч эрчим хүч хэрэглэдэггүй.
Эдгээр нь мөн тодорхойлогддог: гаралтын дохионы түвшний тогтвортой байдал, тэжээлийн эх үүсвэрийн хүчдэлээс бага зэрэг ялгаатай; өндөр оролт, бага гаралтын эсэргүүцэл; бусад технологийн микро схемүүдтэй уялдаа холбоотой ажиллахад хялбар байдал.
Зураг 19 CMOS TL логик элементүүдийн хэлхээ: a) инвертер, b) NOR, в) NAND.
2OR-NOT функцийг гүйцэтгэдэг CMOS LE-ийн хэлхээг Зураг 19б-д үзүүлэв. VT1 ба VT3 транзисторууд нь p хэлбэрийн сувагтай бөгөөд тэгтэй ойролцоо хаалганы хүчдэлд нээлттэй байдаг. VT2 ба VT4 транзисторууд нь n төрлийн сувагтай бөгөөд босго хэмжээнээс илүү хүчдэлийн үед нээлттэй байдаг. Хэрэв хоёулаа эсвэл аль нэг оролт нь бүртгэлийн түвшинтэй бол. "1" бол хэлхээний гаралт нь лог дохио болно. "0" бөгөөд энэ нь ЭСВЭЛ-БИШ логик үйлдлийн гүйцэтгэлтэй тохирч байна.
Хэрэв шаталсан болон зэрэгцээ холбогдсон транзисторуудын бүлгүүдийг сольсон бол БА-БИШ функцийг гүйцэтгэх элемент хэрэгжинэ (Зураг 19c). Энэ нь өмнөхтэй төстэй ажилладаг. VT1 ба VT3 транзисторууд нь p хэлбэрийн сувагтай бөгөөд хаалганы хүчдэл тэгтэй ойролцоо байх үед нээлттэй байдаг. VT2 ба VT4 транзисторууд нь n төрлийн сувагтай бөгөөд босго хэмжээнээс илүү хүчдэлийн үед нээлттэй байдаг. Хэрэв эдгээр транзистор хоёулаа нээлттэй байвал гаралт дээр "лог" дохиог тохируулах болно. 0".
Тиймээс транзисторыг цахилгаан дамжуулах чанарын p хэлбэрийн сувагтай зэрэгцээ холболт, транзисторыг n төрлийн сувагтай шаталсан холболтын хослол нь БА-БИШ функцийг хэрэгжүүлэх боломжтой болсон.
LE CMOS-д гурван тогтвортой төлөвтэй элементүүдийг маш энгийнээр хэрэгжүүлдэг. Үүнийг хийхийн тулд урвуу дохиогоор удирддаг хоёр нэмэлт транзистор VT1, VT4 (Зураг 20а) инвертер транзисторуудтай цувралаар холбогдсон байна.
Зураг 20 Гурван гаралтын төлөвтэй инвертер a); TTL LE-ийг CMOS LE-тэй зохицуулах b).
TTL LE-г CMOS LE-тэй тааруулахыг хэд хэдэн аргаар хийж болно:
1) TTL LE дохио нь CMOS LE транзисторыг сольдог бага хүчдэлтэй (+5 В) CMOS LE-г тэжээх;
2) Нээлттэй коллектортой LE TTL-ийг ашиглана, гаралтын хэлхээнд нэмэлт хүчдэлийн эх үүсвэрт холбогдсон резистор орно (Зураг 20б).
Хадгалах, суурилуулах явцад статик цахилгаанаас болгоомжил. Тиймээс хадгалах явцад микро схемийн терминалууд хоорондоо цахилгаанаар холбогддог. Тэдгээрийг цахилгаан тэжээлийг унтраасан үед суурилуулсан бөгөөд бугуйвч ашиглах нь заавал байх ёстой бөгөөд үүний тусламжтайгаар цахилгаанчдын биеийг газартай холбодог.
CMOS-цуврал LE нь бага, дунд хурдны хямд өртөгтэй дижитал төхөөрөмжүүдийг бүтээхэд өргөн хэрэглэгддэг. Зарим цуврал CMOS төрлийн LE-ийн параметрүүдийг Хүснэгт 8-д үзүүлэв.
Хүснэгт 8 LE төрлийн CMOS-ийн зарим цувралын параметрүүд
| Сонголтууд | цуврал | |
|---|---|---|
| 176, 561, 564 | 1554 | |
| Нийлүүлэлтийн хүчдэл U PIT, IN | 3…15 | 2…6 |
| Гаралтын хүчдэл, V: | ||
| доод түвшин У 0 ГАРАХ | <0,05 | <0,1 |
| өндөр түвшин У 1 ГАРАХ | U PIT–0,05 | U PIT–0,01 |
| Дохионы саатлын дундаж хугацаа, ns: | ||
| Учир нь U PIT=5 В | 60 | 3,5 |
| Учир нь U PIT=10 В | 20 | - |
| Зөвшөөрөгдөх хөндлөнгийн хүчдэл, V | 0,3 U PIT | - |
| Статик горим дахь эрчим хүчний хэрэглээ, мВт / хайрцаг | 0,1 | 0,1…0,5 |
| Оролтын хүчдэл, V | 0,5…(U PIT+0.5 В) | 0,5…(U PIT+0.5 В) |
| Гаралтын гүйдэл, мА | 1…2,6 | >2,4 |
| Шилжүүлэгч давтамж дахь цахилгаан зарцуулалт е=1 МГц, U PIT=10 В, C n=50 пф, мВт/цэг | 20 | - |
| Цагийн давтамж, МГц | - | 150 |