Alle digitale mikrokretser er bygget på grunnlag av de enkleste logiske elementene:

La oss se nærmere på design og drift av digitale logiske elementer.

Inverter

Det enkleste logiske elementet er en inverter, som ganske enkelt endrer inngangssignalet til nøyaktig motsatt verdi. Det er skrevet i følgende form:

hvor søylen er over inngangsverdien og angir en endring til det motsatte. Den samme handlingen kan skrives ved å bruke gitt i Tabell 1. Siden omformeren kun har én inngang, består sannhetstabellen av kun to linjer.

Tabell 1. Sannhetstabell for inverterlogikkelementet

I	Ute
0	1
1	0

Som logisk inverter kan du bruke en enkel forsterker med en transistor koblet på tvers (eller en kilde for en felteffekttransistor). Det skjematiske diagrammet av inverter-logikkelementet, laget på en bipolar n-p-n-transistor, er vist i figur 1.

Figur 1. Krets til den enkleste logiske omformeren

Logiske inverterbrikker kan ha forskjellige signalutbredelsestider og kan operere på forskjellige typer belastninger. De kan lages på en eller flere transistorer. De vanligste logiske elementene er laget ved hjelp av TTL-, ESL- og CMOS-teknologier. Men uavhengig av den logiske elementkretsen og dens parametere, utfører de alle samme funksjon.

For å sikre at funksjonene ved å slå på transistorer ikke skjuler funksjonen som utføres, ble det introdusert spesielle symboler for logiske elementer - konvensjonelle grafiske symboler. omformeren er vist i figur 2.

Figur 2. Grafisk betegnelse for en logisk omformer

Invertere finnes i nesten alle serier av digitale mikrokretser. I husholdningsmikrokretser er omformere betegnet med bokstavene LN. For eksempel inneholder 1533LN1-brikken 6 omformere. Utenlandske mikrokretser bruker en digital betegnelse for å indikere typen mikrokrets. Et eksempel på en brikke som inneholder omformere er 74ALS04. Navnet på mikrokretsen gjenspeiler at den er kompatibel med TTL mikrokretser (74), er produsert ved hjelp av forbedret laveffekt Schottky-teknologi (ALS), og inneholder invertere (04).

For tiden brukes oftere overflatemonterte mikrokretser (SMD mikrokretser), som inneholder ett logisk element, spesielt en omformer. Et eksempel er SN74LVC1G04-brikken. Mikrokretsen er produsert av Texas Instruments (SN), er kompatibel med TTL-mikrokretser (74), er produsert ved hjelp av lavspent CMOS-teknologi (LVC), inneholder kun ett logisk element (1G), som er en inverter (04).

For å studere det inverterende logiske elementet, kan du bruke allment tilgjengelige radioelektroniske elementer. Dermed kan vanlige brytere eller vippebrytere brukes som inngangssignalgenerator. For å studere sannhetstabellen kan du til og med bruke en vanlig ledning, som vi vekselvis kobler til en strømkilde og en felles ledning. En lavspent lyspære eller LED koblet i serie med en strømbegrensende kan brukes som en logisk sonde. Et skjematisk diagram av studiet av det logiske elementet til omformeren, implementert ved hjelp av disse enkle radioelektroniske elementene, er vist i figur 3.

Figur 3. Studiediagram for logisk inverter

Diagrammet for å studere et digitalt logikkelement, vist i figur 3, lar deg visuelt skaffe data for sannhetstabellen. En lignende studie er utført i Mer fullstendige egenskaper ved det digitale logiske elementet til omformeren, slik som forsinkelsestiden til inngangssignalet, stignings- og fallhastigheten til utgangssignalkantene, kan oppnås ved hjelp av en pulsgenerator og en oscilloskop (helst et to-kanals oscilloskop).

Logisk port "AND"

Det neste enkleste logiske elementet er en krets som implementerer den logiske multiplikasjonsoperasjonen "AND":

F(x 1,x 2) = x 1 ^x 2

hvor symbolet ^ og angir den logiske multiplikasjonsfunksjonen. Noen ganger er den samme funksjonen skrevet i en annen form:

F(x 1,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2.

Den samme handlingen kan skrives ved hjelp av sannhetstabellen gitt i tabell 2. Formelen ovenfor bruker to argumenter. Derfor har det logiske elementet som utfører denne funksjonen to innganger. Den er betegnet "2I". For et logisk element "2I" vil sannhetstabellen bestå av fire rader (2 2 = 4).

Tabell 2. Sannhetstabell for logisk element "2I"

I 1	I2	Ute
0	0	0
0	1	0
1	0	0
1	1	1

Som man kan se fra sannhetstabellen ovenfor, vises et aktivt signal ved utgangen til dette logiske elementet bare når det er ener ved både X- og Y-inngangene. Det vil si at dette logiske elementet virkelig implementerer "AND"-operasjonen.

Den enkleste måten å forstå hvordan et 2I logikkelement fungerer, er med en krets bygget på idealiserte elektronisk styrte brytere, som vist i figur 2. I kretsskjemaet som vises, vil strømmen flyte bare når begge bryterne er lukket, og derfor et enhetsnivå ved utgangen vises bare med to enheter ved inngangen.

Figur 4. Skjematisk diagram av et logisk element "2I"

En betinget grafisk representasjon av en krets som utfører den logiske funksjonen "2I" på kretsdiagrammer er vist i figur 3, og fra nå av vil kretser som utfører "AND"-funksjonen vises i nøyaktig denne formen. Dette bildet avhenger ikke av det spesifikke kretsskjemaet til enheten som implementerer den logiske multiplikasjonsfunksjonen.

Figur 5. Symbolsk grafisk representasjon av det logiske elementet "2I"

Funksjonen til logisk multiplikasjon av tre variabler er beskrevet på samme måte:

F(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3

Sannhetstabellen vil allerede inneholde åtte rader (2 3 = 4). Sannhetstabellen til den logiske multiplikasjonskretsen "3I" med tre innganger er gitt i tabell 3, og den betingede grafiske representasjonen er i figur 4. I kretsen til det logiske elementet "3I", bygget i henhold til prinsippet til kretsen vist i figur 2 må du legge til en tredje nøkkel.

Tabell 3. Sannhetstabell for en krets som utfører den logiske funksjonen "3I"

I 1	I2	I 3	Ute
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

En lignende sannhetstabell kan oppnås ved å bruke en 3I logisk elementstudiekrets som ligner den logiske inverterstudiekretsen vist i figur 3.

Figur 6. Symbolsk grafisk betegnelse for en krets som utfører den logiske funksjonen "3I"

Logisk element "ELLER"

Det neste enkleste logiske elementet er en krets som implementerer den logiske addisjonsoperasjonen "ELLER":

F(x 1,x 2) = x 1 Vx 2

hvor symbolet V angir den logiske addisjonsfunksjonen. Noen ganger er den samme funksjonen skrevet i en annen form:

F(x 1,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2.

Den samme handlingen kan skrives ved hjelp av sannhetstabellen gitt i tabell 4. Formelen ovenfor bruker to argumenter. Derfor har det logiske elementet som utfører denne funksjonen to innganger. Et slikt element er betegnet "2OR". For "2OR"-elementet vil sannhetstabellen bestå av fire rader (2 2 = 4).

Tabell 4. Sannhetstabell for det logiske elementet "2OR"

I 1	I2	Ute
0	0	0
0	1	1
1	0	1
1	1	1

Som i tilfellet vurdert for , vil vi bruke nøkler for å implementere "2OR"-ordningen. Denne gangen skal vi koble nøklene parallelt. Kretsen som implementerer sannhetstabell 4 er vist i figur 5. Som man kan se fra kretsen ovenfor, vil det logiske nivået vises ved utgangen så snart noen av tastene er lukket, det vil si at kretsen implementerer sannhetstabellen vist i tabell 4.

Figur 7. Skjematisk diagram av et 2OR-logikkelement

Siden den logiske summeringsfunksjonen kan implementeres av forskjellige kretsdiagrammer, brukes et spesielt symbol "1" for å indikere denne funksjonen på kretsdiagrammer, som vist i figur 6.

Figur 6. Symbolsk grafisk representasjon av et logisk element som utfører "2OR"-funksjonen

Siste filoppdateringsdato: 29.03.2018

Litteratur:

Med artikkelen "logiske elementer" leses:

Enhver logisk krets uten minne er fullstendig beskrevet av en sannhetstabell... For å implementere en sannhetstabell er det nok å vurdere bare de radene...
http://site/digital/SintSxem.php

Dekodere (dekodere) lar deg konvertere noen typer binære koder til andre. For eksempel...
http://site/digital/DC.php

Ganske ofte står utviklere av digitalt utstyr overfor det motsatte problemet. Du må konvertere oktal eller desimal lineær kode til...
http://site/digital/Coder.php

Multipleksere er enheter som lar deg koble flere innganger til én utgang...
http://site/digital/MS.php

Demultipleksere er enheter... En betydelig forskjell fra en multiplekser er...
http://site/digital/DMS.php

Logisk krets er en skjematisk fremstilling av en enhet som består av brytere og lederne som forbinder dem, samt innganger og utganger som et elektrisk signal tilføres og fjernes til.

Hver bryter har bare to tilstander: lukket og åpen. Vi assosierer bryter X med en logisk variabel x, som tar verdien 1 hvis og bare hvis bryter X er lukket og kretsen leder strøm; hvis bryteren er åpen, er x null.

To kretser sies å være ekvivalente hvis strøm går gjennom en av dem hvis og bare hvis den går gjennom den andre (gitt samme inngangssignal).

Av to ekvivalente kretser er den enklere kretsen den hvis konduktansfunksjon inneholder et mindre antall logiske operasjoner eller brytere.

Når man vurderer å bytte kretser, oppstår to hovedoppgaver: syntese og analyse av kretsen.

SYNTESEN AV SKJEMA i henhold til de gitte driftsbetingelsene reduseres til følgende tre stadier:

1. kompilering av en konduktivitetsfunksjon ved å bruke en sannhetstabell som gjenspeiler disse forholdene;

2. forenkle denne funksjonen;

3. lage et passende diagram.

SKEMAANALYSE kommer ned til:

1. bestemme verdiene for dens konduktivitetsfunksjon for alle mulige sett med variabler inkludert i denne funksjonen.

2. få en forenklet formel.

Konstruksjon av logiske kretser

Som regel utføres konstruksjonen og beregningen av enhver krets fra utgangen. La oss si at vi får et boolsk uttrykk:

F = BA + B A + C B.

Første trinn: logisk addisjon, logisk ELLER-operasjon utføres, med tanke på funksjonene B A, B A og C B som inngangsvariabler:

Andre trinn: logiske OG-elementer er koblet til inngangene til OR-elementet, hvis inngangsvariable allerede er A, B, C og deres inversjoner:

Tredje trinn: for å oppnå inversjoner A og B, installeres omformere ved de tilsvarende inngangene:

B 1 B&

Denne konstruksjonen er basert på følgende funksjon: siden verdiene til logiske funksjoner bare kan være nuller og enere, kan alle logiske funksjoner representeres som argumenter til andre mer komplekse funksjoner. Dermed utføres konstruksjonen av en logisk krets fra utgang til inngang.

2.1 Grunnleggende definisjoner

Elektroniske kretser bygget kun på logikk kalles kombinasjons. Utgangen eller utgangene avhenger bare av kombinasjonen av variabler ved inngangene.

I motsetning til de samme kretsene som inneholder minneelementer (for eksempel flip-flops), som kalles sekvensielle. Sekvensiell, siden utgangen(e) ikke bare avhenger av kombinasjonen av variabler, men også av tilstanden til minneelementene (sekvensen av å skrive til dem).

Det er tre hovedtyper av logiske elementer: 1 Utfør en addisjonsoperasjon (adder). Disjunksjon.

			F = x1 + x2
							F = x1 + x 2 + ... + x n

2 Utfør en multiplikasjonsoperasjon. Konjunksjon.

F = x1 x 2 ... x n

						F = x1 x2

3 Utfør negasjon.

F=x

Logiske elementer som implementerer disse operasjonene kalles enkleste, og de som inneholder flere enkleste kalles kombinert.

De fleste av de logiske elementene i addisjon og multiplikasjon utføres med negasjon. Deres typiske egenskaper i statisk modus er vist i figur 2.1.

U pom+ U pom−

Figur 2.1 – Statiske egenskaper ved logiske elementer med negasjon

U pom + – interferens som tar det logiske elementet ut av en stabil tilstand

M til begynnelsen av det aktive området ved punkt A (se figur 2.1).

U pom - er en interferens som fjerner N fra en stabil tilstand ved foten av det aktive området til punkt B.

U er den aktive regionen, operasjonspunktet i denne regionen beveger seg brått,

Og De fleste logiske elementer har en tidsbegrensning for at driftspunktet skal være i dette området. Inne, mellom punkt A og B, er det bare radioamatører som kan stille inn driftspunktet.

Avhengig av de digitale verdiene U pom +, U pom -, skilles tre typer logiske kretser:

- lav støyimmunitet (0,3÷0,4 brøkdeler av en volt);

- gjennomsnittlig støyimmunitet (0,4÷1 V);

- høy støyimmunitet (over 1 V).

TIL kretser med høy støyimmunitet inkluderer diodelogiske kretser (opptil flere kV); maskinlogikk (10÷15 V); komplementær logisk CMOS (6÷8 V).

Basert på ytelse er det fire typer:

- Latenstid mindre enn 5 ns – ultrarask;

- 5÷10 ns – høyhastighetslogikk;

- 10÷50 ns – lav hastighet;

- mer enn 50 ns – saktevirkende logiske kretser.

En viktig parameter er strømforbruk.

1 Mikrokraftlogiske kretser varierer fra én til titalls mikrowatt per pakke. Vanligvis dette CMOS-logikk (se CMOS-brytere) eller logikk med injeksjonskraft.

2 Logikk med gjennomsnittlig strømforbruk fra én til titalls mW per pakke. Vanligvis dette TTL logikk.

3 Logikk med høyt strømforbruk (hundrevis av mW per pakke).

Tidligere var det en tendens: jo høyere forbruk, jo høyere hastighet, fordi elementene i transistorer av forskjellige typer bytter raskest i den aktive regionen (i dette området er det høyeste forbruket).

Fremheve

– diodelogiske kretser (den enkleste);

– transistor-transistor(TTL-logikk);

– emitter-tilkoblet logikk (ESL) er en type TTL, forskjellen ligger i emitterforbindelsene, modus og negativ strømforsyning, derfor kalles logikken også negativ i motsetning til den positive logikken TTL (+2...5V). For å koble og koordinere dem med hverandre, brukes PU-tilpasningskretser (nivåomformere K500, PU124, PU125, K176 PU1, PU10).

– logikk med injeksjonskraft OG 2 L – en type TTL-logikk (I2 – integrert med injeksjonskraft).

– CMOS-logikk er en type TTL, men på UT-er med forskjellige typer konduktivitet.

– OPTL - (optokoblerforbindelser, transistorlogikk) gir galvanisk isolasjon.

– PTS-logikk ved bruk av Schottky-felteffekttransistorer.

– logiske matriser.

I henhold til temperaturreserven skiller de seg

– mikrokretser med bred anvendelse med et temperaturområde-10°С…+70°С

– mikrokretser for spesielle bruksområder-60°С… +125°С

Også kjennetegnet ved antall innganger og lastekapasitet

– med et lite antall innganger m til ti

– med et stort antall innspill - over ti

– med lav lastekapasitet n lik en.

Belastningskapasitet refererer til antall lignende logiske kretser som kan kobles til utgangen til nøyaktig samme logiske krets. Passive logiske kretser har lav belastningskapasitet.

– med en gjennomsnittlig lastekapasitet på n til ti

– med høy lastekapasitet n>10

2.2 Diodelogiske kretser

Dette er de enkleste kretsene og har høyest støyimmunitet. Antall innganger når ti i gjennomsnitt. Lasten er vanligvis ett element. Dette betyr at belastningen er nøyaktig den samme LE. Lav belastningskapasitet fordi disse kretsene er passive, er det ingen effektforsterkere. Frekvensområdet er lavt (opptil 1 MHz), siden kombinerte parallelle diodeinnganger tilsvarer å kombinere parallelle kondensatorer som lader og utlader. Dette tar tid og reduserer ytelsen.

Figur 2.2 viser en diodelogisk addisjonskrets.

Figur 2.2 – Diodelogisk addisjonskrets

Det er to mulige tilstander:

1 Inngangene er koblet til jord gjennom åpne utganger til de samme logiske kretsene. Denne tilstanden anses noen ganger for å være ekvivalent med å koble alle innganger til jord gjennom ledere.

2 For å åpne diodene, er det nødvendig å påføre en spenning hvis nivå er flere ganger større enn dødsonen til diodene.

5 V er minimum standard spenning, men det kan være 500 V og 5 kV hvis diodene er høyspent. I dette tilfellet kan lastekapasiteten være større enn enhet, men forbruket av kretser blir stort.

Ordningen fungerer som følger. Vi antar at et høyt spenningsnivå, kalt en, tilføres inngang X1. Dette nivået må komme fra utgangen fra nøyaktig samme logiske krets, eller på annen måte som simulerer de samme forholdene. Men siden en tilføres kun inngang X1, må de resterende inngangene X2...Xn ha null. De må også organiseres av utganger fra de samme logiske kretsene. I det enkleste tilfellet kan dette være ledere (jumpere) som kobler innganger X2...Xn til jord. Følgelig vil dioden VD1 være åpen, det høye nivået av X1 går gjennom VD1 til utgangen, hvor dette høye nivået også er allokert, hvorfra spenningsfallet over dioden trekkes fra. De. utgangen vil ha et mindre høyt nivå, men det kalles en. Diodene VD2...VDn vil være lukket på dette tidspunktet, siden inngangene X2...Xn har lave nivåer, er barrierekapasitansene koblet parallelt og akkumulerer ladning.

Hvis du nå bruker et høyt nivå på inngang X2, vil VD2 åpnes, men tilstanden til utgang F vil knapt endre seg, dvs. det gjenstår et høyt nivå - ett. Det samme vil skje hvis en brukes på alle innganger samtidig. Dermed er den logiske addisjonsoperasjonen tilfredsstilt.

Prinsippet for dualitet her er at hvis de lave nivåene ved inngangene og ved utgangen kalles enere, vil denne logiske addisjonskretsen utføre den logiske multiplikasjonsoperasjonen (se figur 2.2).

LOGISKE ELEMENTER

Generell informasjon.

Det ble bemerket ovenfor at logiske funksjoner og deres argumenter har verdien log.0 og log.1. Det bør huskes at i enheter tilsvarer log.0 og log.1 en spenning på et visst nivå (eller form). De mest brukte er to metoder for fysisk representasjon av log.0 og log.1: potensial og impuls.

I potensialformen (fig. 2.1, a og 2.1, b) brukes en spenning på to nivåer for å representere log.0 og log.1: det høye nivået tilsvarer log.1 ( nivålogg.1) og det lave nivået tilsvarer log.0 ( nivå logg.0). Denne måten å representere verdiene til logiske størrelser på kalles positiv logikk. Det er relativt sjeldent å bruke den såkalte negative logikken, der log.1 er satt til et lavt spenningsnivå, og log.0 til et høyt nivå. I det følgende, med mindre annet er spesifisert, vil vi kun bruke positiv logikk.

Med en pulsform tilsvarer log.1 tilstedeværelsen av en puls, og logisk 0 tilsvarer fraværet av en puls (fig. 2.1, c).

Legg merke til at hvis informasjonen som tilsvarer signalet (log.1 eller log.0) i potensiell form kan bestemmes tilnærmet når som helst, så er samsvaret mellom spenningsnivået og verdien til den logiske verdien i pulsert form etablert. ved visse diskrete øyeblikk i tid (de såkalte klokkemomentene), angitt i fig. 2.1, i heltall t = 0, 1, 2,...

Generelle betegnelser på logiske elementer.

Logiske porter basert på OG, ELLER, IKKE på diskrete komponenter.

diodeelement ELLER (montering)

En diodebasert ELLER-port har to eller flere innganger og en utgang. Elementet kan operere med både potensial- og impulsrepresentasjon av logiske størrelser.

I fig. Figur 2.2a viser et diagram av et diodeelement for arbeid med potensialer og pulser med positiv polaritet. Ved bruk av negativ logikk og negative potensialer, eller pulser med negativ polaritet, er det nødvendig å endre polariteten til diodene, som vist i figur 2.2,b.

La oss vurdere driften av kretsen i fig. 2.2,a. Hvis en puls (eller høyt potensial) virker på kun én inngang, åpnes dioden koblet til denne inngangen og pulsen (eller høypotensialet) sendes gjennom den åpne dioden til motstand R. I dette tilfellet vil en spenning med polariteten kl. hvor diodene i kretsene er dannet på motstand R de resterende inngangene er underlagt blokkeringsspenningen.

ris. 2.2.

Hvis signaler som tilsvarer logikk 1 mottas samtidig ved flere innganger, vil alle diodene som er koblet til disse inngangene åpnes hvis nivåene til disse signalene er strengt tatt like.

Hvis motstanden til den åpne dioden er liten sammenlignet med motstanden til motstanden R, vil utgangsspenningsnivået være nær inngangssignalnivået, uavhengig av hvor mange innganger det logiske 1-signalet er aktivt på samtidig.

Merk at hvis nivåene til inngangssignalene er forskjellige, åpnes bare dioden til inngangen hvis signalnivå er høyest. Det genereres en spenning over motstand R som er nær den høyeste av spenningene som virker på inngangene. Alle andre dioder lukkes, og kobler fra kilder med lave signalnivåer fra utgangen.

Således genereres et signal som tilsvarer logikk 1 ved utgangen til elementet hvis logikk 1 er aktiv ved minst én av inngangene. Derfor implementerer elementet disjunksjonsoperasjonen (OR-operasjonen).

La oss vurdere faktorene som påvirker formen på utgangspulsen. La elementet ha n innganger og en av dem forsynes med en rektangulær spenningspuls fra en kilde med utgangsmotstand Rout. Dioden koblet til denne inngangen er åpen og representerer en lav motstand. De separate diodene er lukket, kapasitansene C til deres p-n-kryss gjennom utgangsmotstandene til kildene koblet til inngangene viser seg å være koblet parallelt med utgangen til elementet. Sammen med last- og installasjonskapasitansen C n dannes det en eller annen ekvivalent kapasitans C eq = C d + (n-1) C d, koblet i parallell R (fig. 2.3, a).

I det øyeblikket en puls påføres inngangen, på grunn av kapasitansen Cec, kan ikke utgangsspenningen øke brått; den vokser eksponentielt med tidskonstant

(siden R ut< R), стремясь к значению U вх R/(R + R вых).

ris. 2.3.

I det øyeblikket inngangspulsen slutter, kan ikke spenningen over den ladede kondensatoren C eq falle brått; den avtar eksponentielt med en tidskonstant (på dette tidspunktet er alle dioder lukket); fordi cutoff-varigheten til utgangspulsen er lengre enn varigheten av fronten (fig. 2.3, b). Påføring av neste puls til inngangen til elementet er kun tillatt etter at restspenningen ved utgangen fra handlingen til forrige puls synker til en viss liten verdi. Derfor krever et sakte fall i utgangsspenning en økning i klokkeintervallet og forårsaker derfor en reduksjon i ytelse.

diodeelement OG (tilpasningskrets)

En OG-port har én utgang og to eller flere innganger. OG-diodeelementet kan arbeide med informasjon presentert i både potensial- og pulsform.

Figur 2.4a viser kretsen som brukes for positive inngangsspenninger. Ved bruk av negative logiske og negative inngangsspenninger, eller pulser med negativ polaritet, er det nødvendig å endre polariteten til strømforsyningsspenningen og polariteten til diodene (fig. 2.4b).

ris. 2.4.

La en av inngangene til kretsen i Fig. 2.4a ha et lavt spenningsnivå tilsvarende log.0 nivået. Strømmen vil være lukket i kretsen fra kilde E gjennom motstand R, en åpen diode og en lav inngangsspenningskilde. Siden motstanden til en åpen diode er lav, vil et lavt potensial fra inngangen overføres gjennom den åpne dioden til utgangen. Diodene koblet til de resterende inngangene, som er utsatt for et høyt spenningsnivå, viser seg å være lukket. Spenningen som virker på dioden kan bestemmes ved å summere spenningene når den omgår kretsen utenfor dioden fra dens anode til katoden. Med denne bypass er spenningen på dioden lik U d = U ut - U inn. Dermed er utgangsspenningen påført anodene til diodene positiv for dem, og har en tendens til å åpne diodene; inngangsspenningen påført katoden er negativ, og har en tendens til å lukke dioden. Og hvis du er ute< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.

Således, hvis minst én av inngangene har en lavnivåspenning (log.0), genereres en lavnivåspenning (log.0) ved utgangen til elementet.

La høynivåspenninger virke ved alle innganger (log.1). De kan avvike litt i betydning. I dette tilfellet vil dioden som er koblet til inngangen med lavere spenning være åpen. Denne spenningen vil bli overført gjennom dioden til utgangen. De resterende diodene vil være praktisk talt lukket. Utgangsspenningen vil bli satt til et høyt nivå (log.1).

Følgelig settes en logisk 1-nivåspenning ved utgangen av elementet hvis og bare hvis en logisk 1-nivåspenning virker ved alle innganger. Dermed sørger vi for at elementet utfører den logiske OG-operasjonen.

La oss vurdere formen på utgangspulsen (fig. 2.5).

Vi vil anta at et ekvivalent kapasitivt element C eq er koblet til utgangen, hvis kapasitans inkluderer kapasitansene til lasten, installasjonen og lukkede dioder. I det øyeblikket en spenningspuls påføres samtidig på alle innganger, kan ikke spenningen ved C eq (ved utgangen av elementet) øke brått. Alle dioder viser seg i utgangspunktet å være lukket av inngangsspenninger, som er negative for diodene. Derfor vil inngangssignalkilder kobles fra C eq. Kondensator C eq lades fra kilde E gjennom motstand R. Spenningen ved kondensatoren (og derfor ved utgangen av elementet) vokser eksponentielt med en tidskonstant (fig. 2.5b). I det øyeblikket uout overskrider minimum inngangsspenning, vil den tilsvarende dioden åpne seg og veksten av uin vil stoppe. Strømmen fra kilde E, tidligere lukket gjennom C eq, kobles inn i den åpne diodekretsen.

ris. 2.5.

I det øyeblikket inngangspulsene slutter, åpner alle diodene med en positiv spenning uout for dem. En relativt rask utladning av C eq skjer gjennom åpne dioder og lave utgangsmotstander fra inngangssignalkilder. Utgangsspenningen synker eksponentielt med en liten tidskonstant.

En sammenligning av formene til utgangspulsene til diodeelementene OR og AND viser at i OR-elementet er avskjæringen av pulsen mer utvidet, og i AND-elementet er fronten mer utvidet.

transistorelement IKKE (inverter)

ris. 2.6.

Operasjonen kan ikke implementeres av nøkkelelementet vist i fig. 2,6,a. Det bør huskes at dette elementet utfører NOT-operasjonen bare på den potensielle formen for representasjon av logiske verdier. Når inngangssignalnivået er lavt, tilsvarende log.0, lukkes transistoren, og en høynivåspenning E (log1) settes på utgangen. Og omvendt, ved et høyt inngangsspenningsnivå (log.1-nivå), er transistoren mettet, og en spenning nær null settes på utgangen (log.0-nivå). Grafer over inngangs- og utgangsspenninger er presentert i fig. 2,6, b.

Integrerte logiske elementer i OG-IKKE-grunnlaget og deres parametere.

Integrerte logiske elementer brukes i potensiell form for å representere logiske størrelser.

Diagrammet av et integrert element AND-NOT type DTL er vist i fig. 2.7. Et element kan deles inn i to funksjonelle deler koblet i serie. Inngangsmengdene tilføres den delen som er en diode OG gate Den andre delen av elementet, laget på en transistor, er en inverter (som utfører NOT-operasjonen). Dermed utfører elementet sekvensielt de logiske operasjonene AND og NOT, og implementerer derfor som helhet den logiske OG-NOT-operasjonen.

Hvis en høynivåspenning (log.1) virker ved alle innganger til elementet, genereres en høynivåspenning ved utgangen til den første delen av kretsen (ved punkt A). Denne spenningen overføres gjennom VD-diodene til inngangen til transistoren, som er i metningsmodus, ved utgangen av elementet er spenningen lav (log.0).

ris. 2.7.

Hvis minst en av inngangene har en lavnivåspenning (log.0), dannes en lavnivåspenning (nær null) ved punkt A, transistoren er lukket og en høynivåspenning (log.1 ) er ved utgangen av elementet. Driften av diodeelementet AND i den integrerte versjonen skiller seg fra operasjonen til det samme elementet som er omtalt ovenfor på diskrete komponenter ved at når logikk 1 påføres samtidig på alle innganger, viser det seg at alle dioder er lukket. På grunn av dette reduseres strømforbruket fra kilden som leverer inngangsspenningen til log.1 til en svært liten verdi.

La oss se nærmere på driften av omformerdelen av elementet. Først, la oss merke seg noen funksjoner ved integrerte kretstransistorer. Mikrokretsene bruker silisiumtransistorer av typen n-p-n (i dette tilfellet har kollektorforsyningsspenningen positiv polaritet og transistoren åpnes når det er positiv spenning mellom base og emitter). I fig. Figur 2.8 viser en typisk avhengighet av kollektorstrømmen av spenningen mellom base og emitter i aktiv modus. Det særegne ved denne egenskapen er at praktisk talt begynner transistoren å åpne ved relativt høye verdier av basisspenningen (vanligvis over 0,6 V). Denne funksjonen lar deg klare deg uten kilder til baseforspenning, siden selv ved positive spenninger ved bunnen av tiendedeler av en volt, viser det seg at transistoren er praktisk talt lukket. Til slutt, en annen funksjon ved mikrokretstransistoren er at spenningen mellom kollektor og emitter i metningsmodus er relativt høy (den kan være 0,4 V eller høyere).

ris. 2.8.

La signalene til inngangene til et logisk element leveres fra utgangene til lignende elementer. La oss ta log.1-spenningen lik 2,6 V, log.0-spenningen lik 0,6 V, spenningen på de åpne diodene og base-emitterspenningen til den mettede transistoren lik 0,8 V.

Når en spenning på 2,6 V (log 1 nivå) tilføres alle innganger (se fig. 2.7), lukkes diodene ved inngangene, strømmen fra kilden E 1 gjennom motstanden R 1, diodene VD går inn i basen av transistoren, sett transistoren til metningsmodus . En lavnivåspenning på 0,6 V (lognivå 0) genereres ved utgangen til elementet. Spenningen U A er lik summen av spenningene på diodene VD og spenningen U BE: 3 0,8 = 2,4 V. Dermed er inngangsdiodene under en omvendt spenning på 0,2 V.

Hvis minst én av inngangene forsynes med en lavnivåspenning på 0,6 V (lognivå 0), så lukkes strømmen fra kilde E 1 gjennom motstand R 1, en åpen inngangsdiode og inngangssignalkilden. I dette tilfellet er U A = 0,8 + 0,6 = 1,4 V. Ved denne spenningen slår transistoren seg av på grunn av forspenningen fra VD-diodene (disse diodene kalles forspenningsdioder). Strømmen fra kilden E 1, som går gjennom motstanden R 1, diodene VD og motstanden R 2, skaper et spenningsfall på forspenningsdiodene nær U A. Spenningen U BE er positiv, men betydelig mindre enn 0,6 V, og transistoren er lukket.

OG-IKKE element av diode-transistor logikk (DTL)

Grunnkretsen til elementet vist i fig. 2.9, som kretsen til DTL-elementet diskutert ovenfor, består av to funksjonelle deler koblet i serie: en krets som utfører OG-operasjonen, og en inverterkrets. Et særtrekk ved konstruksjonen av OG-kretsen i TTL-elementet er at den bruker en multi-emittertransistor MT, som erstatter en gruppe inngangsdioder til DTL-kretsen. Emitterforbindelsene til MT fungerer som inngangsdioder, og kollektorforbindelsen fungerer som en forspenningsdiode i transistorbasiskretsen til den inverterende delen av elementkretsen.

Når man vurderer driftsprinsippet til MT, kan det tenkes å bestå av individuelle transistorer med kombinerte baser og kollektorer, som vist i fig. 2.9, b.

ris. 2.9

La en logisk 1-nivåspenning (3,2 V) påføres alle innganger til elementet. Den mulige fordelingen av potensialer ved individuelle punkter i kretsen er vist i fig. 2.10a. Emitterkrysset MT viser seg å være omvendt forspent (emitterpotensialene er høyere enn basispotensialene), kollektorkrysset MT er tvert imot forspent i foroverretningen (kollektorpotensialet er lavere enn basispotensialet). Dermed kan MT representeres av transistorer som opererer i aktiv modus med invers svitsjing (i slik svitsjing endrer emitteren og kollektoren roller). Multi-emitter transistoren er utformet på en slik måte at dens forsterkning i invers forbindelse er mye mindre enn enhet. Derfor velger emittere en liten strøm fra inngangssignalkilder (i motsetning til DTL-elementer, hvor denne strømmen gjennom lukkede inngangsdioder praktisk talt er null). Basisstrømmen MT flyter gjennom kollektorovergangen inn i basen av transistoren VT, og holder sistnevnte i metningsmodus. Utgangsspenningen er satt til et lavt nivå (log.0).

ris. 2.10.

La oss vurdere en annen tilstand av kretsen. La minst en av inngangene ha et spenningsnivå på log.0. Den resulterende potensialfordelingen er vist i fig. 2.10b. MT-basispotensialet er høyere enn emitter- og kollektorpotensialet. Følgelig er begge veikryssene, emitter og kollektor, forspent og MT er i metningsmodus. Hele basisstrømmen til MT er lukket gjennom emitterkryssene. Spenningen mellom emitteren og kollektoren er nær null, og lavspenningsnivået som virker på emitteren overføres gjennom MT til bunnen av transistoren VT. Transistor VT er lukket, utgangsspenningsnivået er høyt (lognivå 1). I dette tilfellet er nesten hele basisstrømmen til MT-en lukket gjennom det foroverspente emitterkrysset til MT-en.

Grunnleggende parametere for integrerte logiske elementer

La oss se på hovedparametrene og måtene å forbedre dem på.

Input pooling faktor bestemmer antall elementinnganger beregnet på å levere logiske variabler. Et element med en stor inngangskombinasjonskoeffisient har bredere logiske muligheter.

Vektgrense (eller output fanout-forhold) bestemmer antall innganger til lignende elementer som kan kobles til utgangen til et gitt element. Jo høyere belastningskapasitet elementene har, desto færre antall elementer kan være nødvendig når du bygger en digital enhet.

For å øke belastningskapasiteten i DTL og TTL, brukes en komplisert krets av den inverterende delen. Diagrammet av et element med en av variantene av en kompleks omformer er vist i fig. 2.11.

ris. 2.11

Figur 2.11a illustrerer den aktiverte elementmodusen. Hvis alle innganger har en logisk nivåspenning på 1, tilføres all strøm som flyter gjennom motstanden R1 til basen til transistoren VT2. Transistor VT2 åpnes og går inn i metningsmodus. Emitterstrømmen til transistoren VT2 strømmer inn i bunnen av transistoren VT5, og holder denne transistoren åpen. Transistorene VT3 og VT4 er lukket, siden ved emitterkrysset til hver av dem påføres en spenning på 0,3 V, noe som er utilstrekkelig til å åpne transistorene.

I fig. 2.11b viser modusen til elementet som slås av. Hvis minst en av inngangene har et spenningsnivå på log.0, blir strømmen til motstanden R1 fullstendig koblet til inngangskretsen. Transistorene VT2 og VT5 lukkes, utgangsspenningen er på log.1 nivå. Transistorer VT3, VT4 opererer i to seriekoblede emitterfølgere, hvis inngang forsynes med strøm gjennom motstand R2, og emitterstrømmen til transient VT4 driver lasten.

Når elementet med en enkel omformer er slått av, tilføres strøm til lasten fra strømkilden gjennom en kollektormotstand Rк med høy motstand (se fig. 2.11b). Denne motstanden begrenser den maksimale strømverdien i lasten (ettersom laststrømmen øker, øker spenningsfallet over Rk, utgangsspenningen synker). I et element med en kompleks omformer blir emitterstrømmen til transistoren VT4, som opererer i en emitterfølgerkrets, tilført lasten. Siden utgangsmotstanden til emitterfølgeren er liten, er utgangsspenningen mindre avhengig av laststrømmen og store verdier av laststrømmen er tillatt.

Opptredenlogiske elementer er en av de viktigste parametrene til logiske elementer; det estimeres av forsinkelsen i signalutbredelsen fra inngangen til utgangen av elementet.

Figur 2.12 viser formen på inngangs- og utgangssignalene til det logiske elementet (omformer): t 1.0 3 - forsinkelsestid for å bytte elementutgangen fra tilstand 1 til tilstand 0; t 0,1 3 - bytteforsinkelse fra tilstand 0 til tilstand 1. Som det fremgår av figuren, måles forsinkelsestiden på et nivå som er gjennomsnittlig mellom log.0 og log.1 nivåene. Den gjennomsnittlige signalutbredelsesforsinkelsen t з av = 0,5 (t 0,1 3 + t 1,0 3). Denne parameteren brukes til å beregne utbredelsesforsinkelsen til signaler i komplekse logiske kretser.

ris. 2.12

La oss vurdere faktorene som påvirker ytelsen til et logisk element og metoder for å øke ytelsen.

For å øke koblingshastigheten til transistorer i elementet, er det nødvendig å bruke høyere frekvens transistorer og bytte transistorene med store styrestrømmer i basiskretsen; en betydelig reduksjon i forsinkelsestiden oppnås ved bruk av en mettet driftsmodus for transistorer (i dette tilfellet elimineres tiden som kreves for resorpsjon av minoritetsbærere i basen når transistorene er slått av).

ris. 2.13

Denne prosessen kan akselereres ved hjelp av følgende metoder:

· en reduksjon i R (og derfor en reduksjon i tidskonstanten); men samtidig øker strømmen og strømforbruket fra strømkilden;

· bruk av små spenningsfall i elementet;

· bruk av et emitterfølgerelement ved utgangen, noe som reduserer påvirkningen av lastkapasitans.

Nedenfor, når de logiske elementene i emitterkoblet logikk beskrives, vises bruken av disse metodene for å øke hastigheten til elementene.

ris. 2.13

Støyimmunitet bestemmes av den maksimale verdien av interferens som ikke forårsaker forstyrrelser i driften av elementet.

For å kvantitativt vurdere støyimmunitet vil vi bruke den såkalte overføringskarakteristikk logisk element (inverter). Figur 2.14 viser en typisk form for denne egenskapen.

ris. 2.14

Overføringskarakteristikken er avhengigheten av utgangsspenningen på inngangen. For å oppnå det, er det nødvendig å koble til alle inngangene til det logiske elementet og, ved å endre utgangsspenningen, merke de tilsvarende utgangsspenningsverdiene.

Når inngangsspenningen øker fra null til terskelnivålog.0 U 0 p, synker utgangsspenningen fra nivåloggen.1 U 1 min. En ytterligere økning i input fører til en kraftig nedgang i output. Ved store inngangsspenningsverdier som overskrider terskelnivået log.1 U 0 maks. Derfor, under normal drift av elementet i statisk (stabil) modus, er inngangsspenninger U 0 p uakseptable< u вх

Akseptabel støy anses å være de som, når de overlappes på inngangsspenningen, ikke vil bringe den inn i området med uakseptable verdier U 0 p< u вх

Emitterkoblet logisk port

En typisk krets for et integrert element av emitterkoblet logikk er vist i fig. 2.15.

ris. 2.15.

Transistorer VT 0, VT 1, VT 2, VT 3 opererer i strømbryterkretsen, transistorene VT 4, VT 5 - i utgangsemitterfølgerne. Diagrammet viser potensielle verdier på forskjellige punkter når et spenningsnivå på log.1 påføres inngangen; Verdiene av potensialene til de samme punktene er omsluttet av parentes for tilfellet når et spenningsnivå på log.0 påføres alle innganger til elementet. Verdiene til disse potensialene tilsvarer følgende nivåer:

· strømforsyningsspenning Ek = 5 V;

· logisk nivå 1 U 1 = 4,3 V;

· logisk nivå 1 U 0 = 3,5 V;

· spenningen mellom basen og emitteren til den åpne transistoren U være = 0,7 V.

La oss vurdere driftsprinsippet til det integrerte logiske elementet ESL (se fig. 2.15).

La spenning U 1 = 4,3 V påføres In 1. Transistor VT 1 er åpen; emitterstrømmen til denne transistoren skaper et spenningsfall over motstanden R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; kollektorstrømmen skaper en spenning U Rк1 = 0,8 V på motstand Rk1; spenning ved kollektoren til transistoren U b = Ek - U Rk1 = 5 - 0,8 = 4,2 V.

Spenning mellom basen og emitteren til transistoren VT 0 U være VT0 = U - U a = 3,9 - 3,6 = 0,3 V; denne spenningen er ikke nok til å åpne transistoren VT 0. Dermed fører den åpne tilstanden til enhver av transistorene VT 1, VT 2, VT 3 til den lukkede tilstanden til transistoren VT 0. Strømmen gjennom motstanden R k2 er veldig liten (bare basisstrømmen til transistoren VT 5 flyter) og spenningen ved kollektoren VT 0.

La oss vurdere en annen tilstand av det logiske elementet. La en spenning på log.0 U 0 = 3,5 V virke ved alle innganger.I dette tilfellet viser transistoren VT 0 seg å være åpen (av alle transistorene hvis emittere er kombinert, åpnes den med den høyere spenningen); U a = U - U be = 3,9 - 0,7 = 3,2 V; spenningen mellom basen og emitteren til transistorene VT 1, VT 2, VT 3 er lik U være VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 V og disse transistorene er lukket; Ub = 5 V; U in = 4,2 V.

Spenninger fra punktene b og c overføres til utgangene til elementet gjennom emitterrepeatere; i dette tilfellet synker spenningsnivået med verdien U be = 0,7 V. La oss ta hensyn til det viktige faktum at spenningene ved utgangene er lik U 1 (4,3 V) eller U 0 (3,5 V).

La oss finne ut hvilken logisk funksjon som dannes ved utgangene til elementet.

Ved punktet ved og ved Ut 2 genereres en lavnivåspenning når transistoren VT 0 er åpen, dvs. i tilfellet der x 1 = 0, x 2 = 0, x 3 = 0. For enhver annen kombinasjon av inngangsvariabelverdier er transistoren VT 0 lukket og en høynivåspenning genereres ved Out 2. Det følger av dette at en disjunksjon av variabler x 1 Vx 1 Vx 1 dannes ved Out 2. OR-NOT-funksjonen dannes ved Out 1.

Derfor utfører den logiske porten NOR- og ELLER-operasjoner.

I ESL mikrokretser gjøres punkt g felles, og punkt d kobles til en strømkilde med en spenning på -5V. I dette tilfellet reduseres potensialene til alle punktene i kretsen til 5 V.

Det betraktede logiske elementet tilhører klassen av de raskest virkende elementene (kort) er sikret av følgende faktorer: åpne transistorer er i aktiv modus (ikke i metningsmodus); bruken av emitterfølgere ved utgangene fremskynder prosessen med å lade opp kondensatorene koblet til utgangene; transistorer er koblet i henhold til en felles basebryterkrets, noe som forbedrer frekvensegenskapene til transistorene og fremskynder prosessen med å bytte dem; Forskjellen i logiske nivåer U 1 -U 0 = 0,8 V ble valgt til å være liten (dette fører imidlertid til en relativt lav støyimmunitet for elementet).

Logiske elementer basert på MOS-transistorer

ris. 2.16

I fig. Figur 2.16 viser et diagram av et logisk element med en indusert kanal av type n (den såkalte n MIS-teknologien). Hovedtransistorene VT 1 og VT 2 er koblet i serie, transistoren VT 3 fungerer som en last. I tilfellet når en høyspenning U 1 påføres på begge inngangene til elementet (x 1 = 1, x 2 = 1), er begge transistorene VT 1 og VT 2 åpne og en lav spenning U 0 er satt på utgangen. I alle andre tilfeller er minst en av transistorene VT 1 eller VT 2 lukket og spenningen U 1 er satt på utgangen. Dermed utfører elementet den logiske OG-IKKE-funksjonen.

ris. 2.17

I fig. Figur 2.17 viser et diagram av OR-NOT-elementet. En lavspenning U 0 settes på utgangen hvis minst en av inngangene har en høyspenning U 1 , som åpner en av hovedtransistorene VT 1 og VT 2 .

ris. 2.18

Vist i fig. 2.18-diagram er et diagram over NOR-NOT-elementet i KMDP-teknologien. I den er transistorene VT 1 og VT 2 de viktigste, transistorene VT 3 og VT 4 er lasten. La høyspenning U 1. I dette tilfellet er transistoren VT 2 åpen, transistoren VT 4 er lukket, og uavhengig av spenningsnivået på den andre inngangen og tilstanden til de gjenværende transistorene settes en lavspenning U 0 på utgangen. Elementet implementerer den logiske OR-NOT-operasjonen.

CMPD-kretsen er preget av svært lavt strømforbruk (og derfor strøm) fra strømforsyninger.

Logiske elementer av integrert injeksjonslogikk

ris. 2.19

I fig. Figur 2.19 viser topologien til det logiske elementet til den integrerte injeksjonslogikken (I 2 L). For å lage en slik struktur kreves det to diffusjonsfaser i silisium med n-type ledningsevne: under den første fasen dannes områdene p 1 og p 2, og under den andre fasen dannes regioner n 2.

Elementet har strukturen p 1 -n 1 -p 2 -n 1. Det er praktisk å vurdere en slik firelags struktur ved å forestille seg den som en forbindelse av to konvensjonelle trelags transistorstrukturer:

s 1 - n 1 - s 2 n 1 - s 2 - n 1

Diagrammet som tilsvarer denne representasjonen er vist i fig. 2.20, a. La oss vurdere driften av elementet i henhold til denne ordningen.

ris. 2.20

Transistor VT 2 med en struktur av typen n 1 -p 2 -n 1 utfører funksjonene til en omformer med flere utganger (hver kollektor danner en separat utgang av et element i henhold til en åpen kollektorkrets).

Transistor VT 2, kalt injektor, har en struktur som p 1 -n 1 -p 2 . Siden arealet n 1 av disse transistorene er felles, må emitteren til transistoren VT 2 kobles til basen til transistoren VT 1; tilstedeværelsen av et felles område p 2 fører til behovet for å koble basen til transistoren VT 2 med kollektoren til transistoren VT 1. Dette skaper en forbindelse mellom transistorene VT 1 og VT 2, vist i fig. 2.20a.

Siden emitteren til transistoren VT 1 har et positivt potensial og basen er på null potensial, er emitterovergangen forspent og transistoren er åpen.

Kollektorstrømmen til denne transistoren kan lukkes enten gjennom transistoren VT 3 (omformeren til forrige element) eller gjennom emitterkrysset til transistoren VT 2.

Hvis det forrige logiske elementet er i åpen tilstand (transistoren VT 3 er åpen), er det ved inngangen til dette elementet et lavspenningsnivå, som, på grunnlag av VT 2, holder denne transistoren i lukket tilstand. Injektorstrømmen VT 1 er lukket gjennom transistoren VT 3. Når det forrige logiske elementet er lukket (transistoren VT 3 er lukket), flyter kollektorstrømmen til injektoren VT 1 inn i basen til transistoren VT 2, og denne transistoren er satt til åpen tilstand.

Således, når VT 3 er lukket, er transistoren VT 2 åpen, og omvendt, når VT 3 er åpen, er transistoren VT 2 lukket. Den åpne tilstanden til elementet tilsvarer log.0-tilstanden, og den lukkede tilstanden tilsvarer log.1-tilstanden.

Injektoren er en kilde til likestrøm (som kan være felles for en gruppe elementer). Ofte bruker de den konvensjonelle grafiske betegnelsen på et element, presentert i fig. 2,21, f.

I fig. Figur 2.21a viser en krets som implementerer OR-NOT-operasjonen. Tilkoblingen av elementsamlere tilsvarer driften av den såkalte installasjon I. Det er faktisk nok at minst ett av elementene er i åpen tilstand (log.0-tilstand), da vil injektorstrømmen til neste element lukkes gjennom den åpne omformeren og et lavt log.0-nivå vil bli etablert ved den kombinerte utgangen av elementene. Følgelig dannes det ved denne utgangen en verdi som tilsvarer det logiske uttrykket x 1 · x 2. Å bruke de Morgan-transformasjonen på den fører til uttrykket x 1 · x 2 =. Derfor implementerer denne sammenkoblingen av elementer virkelig OR-NOT-operasjonen.

ris. 2.21

Logiske elementer OG 2 L har følgende fordeler:

· gi en høy grad av integrering; ved fremstilling av I 2 L-kretser brukes de samme teknologiske prosessene som ved produksjon av integrerte kretser på bipolare transistorer, men antallet teknologiske operasjoner og nødvendige fotomasker er mindre;

· en redusert spenning brukes (ca. 1V);

· gi muligheten til å utveksle strøm over et bredt spekter av ytelse (strømforbruk kan endres med flere størrelsesordener, noe som tilsvarende vil føre til en endring i ytelse);

· er i god overensstemmelse med TTL-elementer.

I fig. Figur 2.21b viser et diagram over overgangen fra I 2 L-elementene til TTL-elementet.

- Input aggregeringskoeffisient K ca- antall innganger som den logiske funksjonen er implementert med.

- Output fanout faktor K ganger viser hvor mange logiske innganger til enheter av samme serie som samtidig kan kobles til utgangen til et gitt logisk element.

- Opptreden karakterisert ved forsinkelsestiden for signalutbredelse gjennom LE og bestemmes fra grafer av inngangs- og utgangssignaler mot tid (figur 10). Det er en forskjell i signalutbredelsesforsinkelse når LE er slått på t 1,0 z.r., signalforsinkelsestid når den er slått av t 0,1 z.r. og gjennomsnittlig forplantningsforsinkelsestid t 1,0 z.r. ons..

Figur 10 For å bestemme utbredelsesforsinkelsestiden til LE-signalet

Den gjennomsnittlige signalutbredelsesforsinkelsen er et tidsintervall lik halvparten av summen av signalutbredelsesforsinkelsen når det logiske elementet slås av og på:

t helse ons= (t 1,0 z.r.+ t 0,1 z.r.)/2

- Høy U-spenning 1 og lav U 0 nivåer(inngang U 1 input og helger U 0 ute) og deres tillatte ustabilitet. Under U 1 og U 0 forstå de nominelle spenningsverdiene "Log.1" og "Log.0"; ustabilitet uttrykkes i relative enheter eller i prosent.

- Terskelspenninger høy U 1 porer og lav U 0 porenivåer. Terskelspenning forstås å være den minste ( U 1 siden da) eller størst ( U 0 siden da) verdien av de tilsvarende nivåene der overgangen av det logiske elementet til en annen tilstand begynner. Disse parametrene bestemmes under hensyntagen til spredningen av parametere i den tilsvarende serien i driftstemperaturområdet; oppslagsverk gir ofte én gjennomsnittsverdi U POR.

- Inngangsstrømmer I 0 Inn jeg 1 input henholdsvis ved inngangsspenninger på lavt og høyt nivå.

- Støyimmunitet. Statisk støyimmunitet vurderes basert på overføringsegenskapene til det logiske elementet som minimumsforskjellen mellom verdiene til utgangs- og inngangssignalene i forhold til terskelverdien, tatt i betraktning spredningen av parametere i driftstemperaturområdet:

U- POM = U 1 ute.min – U POR

U+ POM = U POR – U 0 ute.min

Referansedataene gir vanligvis én tillatt interferensverdi, som ikke bytter LE under akseptable driftsforhold.

- Strømforbruk P svette eller strømforbruk jeg svetter.

- Bytte energi- arbeid brukt på å utføre en enkelt bytte. Dette er en integrert parameter som brukes til å sammenligne mikrokretser av forskjellige serier og teknologier. Det er funnet som produktet av strømforbruk og gjennomsnittlig signalutbredelsesforsinkelse.

3.2 Transistor-transistor logikk

Transistor-transistor logikk (TTL) elementer danner grunnlaget for middels og høyhastighets mikrokretser. Det er utviklet og benyttet flere varianter av opplegg med ulike parametere.

Figur 11 NAND logiske elementer med en enkel a) og kompleks b) omformer

3.2.1 TTL NAND-element med enkel omformer

Et slikt element inkluderer en multi-emitter transistor VT1 (figur 11,a), som utfører den logiske OG-operasjonen, og en transistor VT2, som implementerer IKKE-operasjonen.

Multi-emitter transistoren (MET) er grunnlaget for TTL. Hvis det er en krets ved inngangene, dvs. MET-signalgivere U 0 =U CE.us Emitterkryssene er forspente og en betydelig basisstrøm flyter gjennom VT1 jeg B 1 =(E–U BE.us –U CE.us)/R B, tilstrekkelig til at transistoren er i metningsmodus. I dette tilfellet er kollektor-emitterspenningen VT 1 U CE.us=0,2 V. Spenningen ved bunnen av transistoren VT2 er lik U 0 +U CE.us=2U CE.us<U BE.us og transistor VT2 er lukket. Spenningen ved utgangen av kretsen tilsvarer det logiske nivået "1". Kretsen vil være i denne tilstanden så lenge signalet ved minst en av inngangene er lik U 0 .

Hvis inngangsspenningen økes fra nivået U 0 på alle inngangene samtidig, eller på en av inngangene, forutsatt at et logisk "1"-signal tilføres de resterende inngangene, øker inngangsspenningen ved basen og når U b=U inn+U CE.us=U BE.us og transistor VT2 vil åpne. Som et resultat vil basisstrømmen VT2 øke, som vil strømme fra strømkilden gjennom motstanden R b både kollektorovergangen VT1 og transistoren VT2 vil gå inn i metningsmodus. Ytterligere økning U VX vil føre til blokkering av emitterkryssene til transistoren VT1, og som et resultat vil den gå inn i en modus der kollektorkrysset er forspent i retning fremover, og emitterkrysset er forspent i motsatt retning (invers svitsjmodus) . Krets utgangsspenning U UT=U CE.us=U 0 (transistor VT2 i metning).

Dermed utfører det betraktede elementet den logiske OG-IKKE-operasjonen.

Den enkleste kretsen til et TTL-element har en rekke ulemper. Når slike elementer er koblet i serie, når emitterne til andre lignende elementer er koblet til utgangen til elementet, øker strømmen som forbrukes fra LE, og høynivåspenningen synker (log. "1"). Derfor har elementet lav lastekapasitet. Dette skyldes tilstedeværelsen av store emitterstrømmer til multi-emittertransistoren i invers modus, som forbrukes fra LE av lasttransistorer.

I tillegg har denne kretsen lav støyimmunitet med hensyn til nivået av positiv interferens: U+ POM = U BE.us –U 0 =U BE.us–2U CE.us. For å eliminere disse manglene, brukes TTL-kretser med en kompleks omformer (Figur 11,b).

3.2.2 TTL-element med kompleks omformer

En TTL-krets med en kompleks omformer (Figur 11, b), akkurat som en krets med en enkel omformer, utfører en logisk OG-IKKE-operasjon. Hvis det er spenning på inngangene, logg. "0" multi-emitter transistor VT1 er i metningsmodus, og transistor VT2 er lukket. Følgelig er transistor VT4 også lukket, siden strømmen ikke flyter gjennom motstand R4 og spenning ved bunnen av VT4 Du bae 4 = "0". Transistor VT3 er åpen siden basen er koblet til strømkilde E gjennom motstand R2. Motstanden til motstand R3 er liten, så VT3 fungerer som en emitterfølger. Laststrømmen til det logiske elementet og utgangsspenningen som tilsvarer lognivået flyter gjennom transistoren VT3 og den åpne dioden VD. "1" er lik forsyningsspenningen minus spenningsfallet U BE.us, spenningsfall over en åpen diode U d=U BE.us og et lite spenningsfall over motstand R 2 fra basisstrømmen VT2: U¹= E–2U CE.us– R 2 jeg B 2 = U n– 2U BE.us.

Den betraktede modusen tilsvarer seksjon 1 av overføringskarakteristikken til TTL-logikkelementet (figur 12.a)

Figur 12 Kjennetegn ved den grunnleggende LE-serien 155:

a – overføring, b – inngang.

Når spenningen ved alle innganger øker, øker potensialet til VT2-basen og når U VX=U 0 siden da transistor VT2 åpner, kollektorstrømmen begynner å flyte jeg K 2 gjennom motstandene R2 og R4. Som et resultat avtar basisstrømmen til VT3, spenningsfallet over den øker og utgangsspenningen avtar (seksjon 2 i figur 12). Mens det er et spenningsfall over motstand R4 U R 4 <U BE.us transistor VT4 er lukket. Når U VX=U¹ siden da =2U BE.us–U CE.us transistor VT4 åpnes. En ytterligere økning i inngangsspenningen fører til metning av VT2 og VT4 og overgang av VT1 til invers modus (seksjon 3 i figur 12). I dette tilfellet er potensialet til punktet " EN"(se figur 11, b) er lik Ua=U BE.us+U CE.us, og poengene " b» - U b=U CE.us, derfor, U ab=U a–U b=U BE.us. For å låse opp transistor VT3 og diode VD1, trenger du U ab≥2U BE.us. Siden denne betingelsen ikke er oppfylt, er VT3 og VD1 lukket og spenningen ved kretsinngangen er lik U CE.us=U 0 (seksjon 4 i figur 12).

Når du bytter, er det perioder hvor både transistorene VT3 og VT4 er åpne og strømstøt oppstår. For å begrense amplituden til denne strømmen er en motstand med liten motstand (R 3 = 100–160 Ohm) inkludert i kretsen.

Ved en negativ spenning på MET-emitterne større enn 2 V, utvikles et tunnelhavari og inngangsstrømmen øker kraftig. For å beskytte LE mot effekten av negativ interferens, introduseres diodene VD2, VD3 i kretsen, som begrenser den til nivået 0,5–0,6V.

Med en positiv spenning større enn (4–4,5) V, øker også inngangsstrømmen for å forsyne LE-inngangene med en logg. "1" inngangene kan ikke kobles til +5 V forsyningsspenningen.

I den praktiske anvendelsen av LE TTL kan ubrukte innganger stå ledige. Dette reduserer imidlertid støyimmunitet på grunn av effekten av interferens på ledige terminaler. Derfor er de vanligvis enten kombinert med hverandre, hvis dette ikke fører til et overskudd for forrige LE, eller koblet til en +5 V strømkilde gjennom en motstand R = 1 kOhm, som begrenser inngangsstrømmen. Opptil 20 innganger kan kobles til hver motstand. Med denne metoden er nivået logg. "1" er laget kunstig.

Støyimmunitet til et TTL-element med en kompleks omformer:

U + pom = U 1 siden da – U 0 = 2U BE.us – 2U CE.us

U – pom = U 1 – U 1 siden da = E – 4U BE.us + U CE.us

Ytelsen til TTL-elementer, bestemt av sinår den er slått på t 1,0 ass.r og slå av t 0,1 ass.r, avhenger av varigheten av prosessene med akkumulering og resorpsjon av minoritetsbærere i basene til transistorer, opplading av kapasitansene til kollektor-SC-er og emitterkondensatorer til SC-kryss. Siden de åpne transistorene under drift av TTL-elementet er i en metningstilstand, gis et betydelig bidrag til økningen i tregheten til TTL på tidspunktet for resorpsjon av minoritetsbærere når transistorene er slått av.

TTL-elementer med en kompleks omformer har en stor logisk svingning, lavt strømforbruk, høy ytelse og støyimmunitet. Typiske TTL-parameterverdier er som følger: U pit= 5 V; U 1 ≥2,8 V; U 0 ≤0,5 V; t bygning=10...20 ns; P pot.sr.=10...20 mW; K ganger=10.

I den praktiske anvendelsen av LE TTL kan ubrukte innganger stå ledige. Dette reduserer imidlertid støyimmunitet på grunn av effekten av interferens på ledige terminaler. Derfor er de vanligvis enten kombinert med hverandre, hvis dette ikke fører til et overskudd for forrige LE, eller koblet til en +5 V strømkilde gjennom en motstand R = 1 kOhm, som begrenser inngangsstrømmen. Opptil 20 innganger kan kobles til hver motstand.

3.2.3 TTLSH-elementer

For å øke ytelsen til TTL-elementer bruker TTLSH-elementer Schottky-transistorer, som er en kombinasjon av en konvensjonell transistor og en Schottky-diode koblet mellom basen og kollektoren til transistoren. Siden spenningsfallet i tilstanden over en Schottky-diode er mindre enn det for et konvensjonelt pn-kryss, flyter det meste av inngangsstrømmen gjennom dioden og bare en liten brøkdel strømmer inn i basen. Derfor går ikke transistoren inn i dyp metningsmodus.

Følgelig oppstår akkumulering av bærere i basen på grunn av deres injeksjon gjennom kollektorforbindelsen praktisk talt ikke. I denne forbindelse er det en økning i hastigheten til transistorbryteren med en Schottky-barriere som et resultat av en reduksjon i stigetiden til kollektorstrømmen når den er slått på og resorpsjonstiden når den er slått av.

Den gjennomsnittlige signalutbredelsesforsinkelsen til TTL-elementer med Schottky-dioder (TTLS) er omtrent to ganger mindre sammenlignet med lignende TTL-elementer. Ulempen med TTLSh er lavere støyimmunitet sammenlignet med lignende TTL-elementer. U + pom på grunn av høyere verdi U 0 eller mindre U por.

3.2.4 TTL-elementer med tre utgangstilstander -

ha en ekstra inngang V - tillatelsesinngang (Figur 13, a). Når spenning tilføres denne inngangen U 0 transistor VT5 er åpen og mettet, og transistoren VT6 og VT7 er lukket og påvirker derfor ikke driften av det logiske elementet. Avhengig av kombinasjonen av signaler ved informasjonsinngangene, kan utgangen fra LE være et signal med et "logg"-nivå. 0" eller "logg. 1". Når en spenning påføres V-inngangen med et nivå på "log. 1" transistor VT5 lukkes, og transistorene VT6 og VT7 åpnes, spenningen ved bunnen av transistoren VT3 synker til nivået U BE.us+U d, transistorene VT2, VT3, VT4 lukkes og LE går inn i en høyimpedans (tredje) tilstand, det vil si at den kobles fra belastningen.

Figur 13b viser UGO for dette elementet. ∇-symbolet indikerer at utgangen har tre tilstander. Ikon E∇ "Oppløsning av den tredje tilstanden" indikerer at med =0-signalet overføres LE til den tredje (høy-motstands) tilstanden.

For å redusere interferens langs strømforsyningskretsen, installeres avkoblingskeramiske kondensatorer med en kapasitet på ca. 0,1 μF per kasse ved koblingspunktene til bussene til LE-gruppene. På hvert kort, mellom strømkretsen og fellesbussen, er det 1–2 elektrolytiske kondensatorer med en kapasitet på 4,7–10 μF.

Figur 13 TTL OG-IKKE logisk element med tre utgangstilstander a) og dets UGO b).

Tabell 7 viser parametrene for noen serier av LE TTL.

Tabell 7 Parametre for noen serier med TTL-logiske elementer

ALTERNATIVER	SERIE
	Universell	Høy ytelse		Mikrokraft
	133, 155	K531	KR1531	K555	Kr 1533
Inngangsstrøm I 0 VX, mA	-1,6	-2,0	-0,6	-0,36	-0,2
Inngangsstrøm Jeg 1 VX, mA	0,04	0,05	0,02	0,02	0,02
Utgangsspenning U 0 EXIT, IN	0,4	0,5	0,5	0,5	0,4
Utgangsspenning U 1 EXIT, IN	2,4	2,7	2,7	2,7	2,5
Output fanout-forhold K GANGER	10	10	10	20	20
Input pooling faktor K OM	8	10	-	20	-
Forsinkelsestid for signalutbredelse t BAK	19	4,8	3,8	20	20
Strømforbruk, mA:
Jeg 0 SVETTE(på U 0 EXIT)	22	36	10,2	4,4	3
Jeg 1 SVETTE(på U 1 EXIT)	8	16	2,8	1,6	0,85
	0,4	0,3	0,3	0,3	0,4
Forsyningsspenning, V	5	5	5	5	5
Utgangsstrøm, mA:
Jeg 0 EXIT	16	20	20	8	4
Jeg 1 EXIT	-0,4	-1	-1	-0,4	-0,4
Gjennomsnittlig strømforbruk per element, mW	10	19	4	2	1,2

3.3 Emitterkoblet logikk

Grunnlaget for emitterkoblet logikk (ECL) er en høyhastighets strømbryter (Figur 14a). Den består av to transistorer, i kollektorkretsen hvor lastmotstandene RK inngår, og i emitterkretsen til begge transistorene er det en felles motstand Re, betydelig større i verdi enn Rk. Inngangssignalet Uin tilføres inngangen til en av transistorene, og referansespenningen Uop tilføres inngangen til den andre. Kretsen er symmetrisk, derfor flyter de samme strømmene i starttilstanden (U in = U op) gjennom begge transistorene. Den totale strømmen I O flyter gjennom motstanden Re.

Figur 14 Emitterkoblet logikk: a) strømbryter;

b) forenklet kretsskjema

Ved økning U inn strømmen gjennom transistoren VT1 øker, spenningsfallet over motstanden R e øker, transistoren VT2 lukkes og strømmen gjennom den avtar. Med en inngangsspenning lik nivåloggen "1" ( Uin =U 1), transistor VT2 lukkes og all strøm flyter gjennom transistor VT1. Kretsparametere og strøm Jeg 0 er valgt på en slik måte at transistoren VT1, når den er åpen, opererer i lineær modus ved grensen til metningsområdet.

Ved avtagende U inn til loggnivå "0" ( U inn=U 0), tvert imot er transistor VT1 lukket, og transistor VT2 er i lineær modus på grensen til metningsområdet.

I ESL-kretsen (Figur 14b) er en eller flere transistorer (avhengig av inngangskoblingskoeffisienten) koblet parallelt til transistoren VT1, som utgjør en av armene til strømbryteren. For å øke lastekapasiteten er to emitterfølgere VT4 og VT5 koblet til LE-utgangene.

Når du bruker et signal til alle innganger eller til en av dem, for eksempel den første U VX 1 =U 1, transistor VT1 åpnes og strøm I 0 flyter gjennom den, og transistor VT3 lukkes.

U UT 1 = U 1 – U BE.us = U 0

U UT 2 = U PIT – U BE.us = U 1

Med hensyn til den første utgangen implementerer denne kretsen således den logiske ELLER-NOT-operasjonen, og med hensyn til den andre utgangen, ELLER-operasjonen. Det er lett å se at terskelspenningen U POR =U OP, logisk kant Δ U=U 1 -U 0 =U BE.us og støyimmunitet til kretsen U + POM=U - POM=0,5U BE.us.

Inngangsstrømmene til elementet, og derfor belastningsstrømmene til ESL, er små: Jeg 0 VX≈0, nåværende Jeg 1 VX lik basisstrømmen til transistoren som opererer ved kanten av metningsområdet, og ikke i metningsområdet. Derfor er belastningskapasiteten til elementet høy og forgreningskoeffisienten når 20 eller mer.

Siden den logiske forskjellen er liten, påvirker ustabiliteten til strømforsyningsspenningen betydelig støyimmuniteten til ESL. For å øke støyimmuniteten i ESL-kretser er den positive polen til strømkilden ikke jordet, men den positive. Dette gjøres slik at en stor del av interferensspenningen faller ved høy motstand R e og bare en liten brøkdel av den når inngangene til kretsen.

Når du bruker LE ESL og TTL sammen, er det nødvendig å inkludere spesielle mikrokretser mellom dem som koordinerer nivåene til logiske signaler. De kalles nivåomformere(PU).

Den høye ytelsen til ESL skyldes følgende hovedfaktorer:

1 Åpne transistorer er ikke i metning, så stadiet med resorpsjon av minoritetsbærere i basene er ekskludert.

2 Inngangstransistorene styres fra emitterfølgerne til de foregående elementene, som, med lav utgangsmotstand, gir en stor grunnstrøm og derfor en kort åpnings- og lukketid for inngangs- og referansetransistorene.

Alle disse faktorene til sammen sikrer korte stige- og falltider for utgangsspenningen til ESL-elementer.

Følgende gjennomsnittsparametere er typiske for ESL: U pit=–5V; U 1 =–(0,7–0,9)V; U 0 =–(1,5–2)V; tZ D.av=3–7 ns; P svette=10–20 mW.

K500- og K1500-seriene anses som lovende, med K1500-serien som subnanosekund og har en forplantningsforsinkelse på mindre enn 1 ns. (Tabell 8).

Tabell 8 Parametre for hovedserien til LE ESL

Alternativer	Serie
	K500	K1500
Inngangsstrøm Jeg 0 VX,mA	0,265	0,35
Inngangsstrøm Jeg 1 VX, mA	0,0005	0,0005
Utgangsspenning U 0 EXIT, IN	-1,85…-1,65	-1,81…-1,62
Utgangsspenning U 1 EXIT, IN	-0,96…-0,81	-1,025…-0,88
Utgangsterskelspenning, V:
U 0 PRODUKSJON	-1,63	-1,61
U 1 PRODUKSJON	-0,98	-1,035
Formeringsforsinkelsestid, ns	2,9	1,5
Tillatt interferensspenning, V	0,125	0,125
Fanout faktor K GANGER	15	-
Forsyningsspenning, V	-5,2; -2,0	-4,5; -2,0
Strømforbruk per element, mW	8…25	40

3.4 Direkte koblet transistorlogikk (DLC)

I kretsen til TLNS-elementet er lastmotstanden inkludert i kretsen til tilkoblede kollektorer til to transistorer (Figur 15,a). Inngangssignalene X1 og X2 mates til basene til disse transistorene. Hvis X1 og X2 samtidig er lik "log 0", er begge transistorene lukket og utgangen til kretsen vil ha et høyt potensial Y = 1. Hvis et høyt potensial "log 1" påføres minst en eller begge inngangene, er en eller begge transistorene åpne og utgangen til kretsen vil ha et lavt potensial Y = 0. Dermed utfører kretsen en ELLER-IKKE operasjon.

Figur 15 LE NSTL a) og inngangskarakteristikk til lasttransistorer b).

Som du kan se, er NSTL-elementkretsen ekstremt enkel, men den har en betydelig ulempe. Når utgangen til elementet er satt til et loggpotensial. "1", et konstant potensial påføres basene til lasttransistorene, som vist i figur 15, en stiplet linje U¹. På grunn av spredningen i parametrene til transistorene (se figur 15, b), kan basisstrømmene til transistorene variere betydelig. Som et resultat kan en av transistorene gå inn i dyp metning, mens den andre kan være i lineær modus. I dette tilfellet vil "log.1"-nivåene variere betydelig, noe som alltid vil føre til funksjonsfeil i driften av enheten som helhet. Derfor brukes LE NSTL-kretsen kun med spenningsstyrte transistorer.

3.5 Integrert injeksjonslogikk

Elementer av integrert injeksjonslogikk (I²L) har ingen analoger i diskrete kretser og kan bare implementeres i en integrert versjon (Figur 16, a). I²L-elementet består av to transistorer: en horisontal pnp-transistor fungerer som en injektor, og en vertikal multikollektor-npn-transistor fungerer i invertermodus. Den vanlige n-type regionen fungerer som basen til pnp-transistoren så vel som emitteren til npn-transistoren og er koblet til "jord"-punktet. Kollektoren til pnp-transistoren og basen til npn-transistoren er også et felles område. En ekvivalent krets er vist i figur 16b.

Figur 16 Transistor med injeksjonseffekt: a - blokkskjema, b - ekvivalent krets, c - ekvivalent krets med strømgenerator.

Forsyningsspenning leveres til injektoremitter-basekretsen U PIT. Minimum kildespenning bestemmes av spenningsfallet over emitterkrysset: U CE.us=0,7 V. Men for å stabilisere emitterstrømmen Jeg 0 motstand R er koblet i serie med kilden og spenningen til strømkilden tas U PIT=1...1,2 V. I dette tilfellet er p-n-overgangen emitter-base VT1 åpen og diffusjon av hull til kollektorovergangen finner sted. Når de beveger seg mot kollektoren, rekombinerer noen av hullene med elektroner, men en betydelig del av dem når kollektorkrysset og, etter å ha passert gjennom det, går inn i p-basen til omformeren (transistor VT2). Denne diffusjonsprosessen, dvs. hull injiseres hele tiden inn i basen, uavhengig av inngangspåvirkning.

Hvis spenningen ved bunnen av VT2 U inn=U 0, som tilsvarer den lukkede tilstanden til bryteren S, strømmer hull som går inn i p-basen til omformeren fritt til den negative polen til strømkilden. Ingen strøm flyter i kollektorkretsen til transistoren VT2 og dette tilsvarer den åpne tilstanden til kollektorkretsen VT2. Denne tilstanden til utgangskretsen tilsvarer loggspenningen. "1".

På U inn=U 1 (bryter S er åpen) hull samler seg i p-basen til omformeren. Basispotensialet begynner å øke, og følgelig avtar spenningene ved VT2-overgangene til disse overgangene åpner. Da vil det flyte en strøm i kollektorkretsen til transistoren VT2 og potensialforskjellen mellom emitteren og kollektoren til inverteren (transistoren VT2) vil være nær null, dvs. denne transistoren representerer en kortsluttet del av kretsen, og denne tilstanden vil tilsvare lognivået. "0". Dermed fungerer det vurderte elementet som en nøkkel.

Som kjent er kollektorstrømmen til en transistor koblet til en krets med felles base ikke avhengig av endringer i spenningen på kollektoren over et bredt område. Transistor VT1 er inkludert i kretsen med OB. Fra teorien om drift av en bipolar transistor er det kjent at dens utgangskarakteristikk, tatt ved en konstant emitterstrøm, er nesten horisontal, det vil si at kollektorstrømmen ikke er avhengig av spenningen på kollektoren. Derfor kan den erstattes av en tilsvarende strømgenerator. I henhold til det ekvivalente strømgeneratorteoremet påvirker ikke det å legge til eller subtrahere likespenning fra en strømkilde strømverdien til den generatoren. I samsvar med dette ser transistorkretsen med injeksjonseffekt ut til å være en enklere ekvivalent krets vist i figur 16c.

Hvis U inn=U 1 , deretter strømmen Jeg 0 fra strømgeneratoren strømmer inn i bunnen av VT2 og åpner den. Hvori U inn=U 0 . Hvis U inn=U 0, deretter gjeldende Jeg 0 er kortsluttet til jord, transistor VT2 er lukket og U ut=U 1 .

Figur 17 Integrert injeksjonslogikk (I²L): krets av OR-NOT-elementet a) og implementering av den logiske funksjonen OG b).

Bruken av en multi-kollektor transistor gjør det mulig å dele den totale kollektorstrømmen VT2 i flere identiske deler, tilstrekkelig til å kontrollere inngangen til ett lignende element. Takket være dette blir det mulig å bruke den enkleste kretsen til et logisk element OR-NOT, vist i figur 17, a. Denne kretsen ligner kretsen til NSTL-elementet (se figur 15, a). I motsetning til kretsen til NOR-NOT NSTL-elementet, krever NOR-NOT AND²L-elementet ikke engang en motstand i den kombinerte kollektorkretsen, siden kollektorkretsen mottar strøm fra strømgeneratoren til det påfølgende trinnet.

Figur 17b viser en krets som implementerer den logiske funksjonen OG Når et logisk signal tilføres begge inngangene (X1 og X2). "0" på de kombinerte kollektorene til omformerne (VT3 og VT4) vil være et loggnivå. "1". Når et loggsignal påføres en av inngangene, eller til begge inngangene samtidig. "1", ved utgangen av kretsen har vi et loggsignal. "0", som tilsvarer utførelsen av en logisk OG-operasjon.

I²L-elementer opptar et lite område på underlaget og har lavt strømforbruk og svitsjeenergi. De er preget av følgende parametere: U PIT= 1 V; t satt.=10...100 ns; K ganger=3,5; K rev=1.

3.6 Logiske elementer basert på MOS-transistorer

MOS-transistorlogiske elementer bruker to typer transistorer: kontroll og belastning. Kontrollere har en kort, men ganske bred kanal og har derfor høy transkonduktansverdi og styres av lavspenning. Laste har tvert imot en lengre, men smal kanal, derfor har de en høyere utgangsmotstand og fungerer som en stor aktiv motstand.

3.6.1 Logiske elementer på nøkler med dynamisk belastning

Logiske elementer på brytere med dynamisk last består av én last og flere kontrolltransistorer. Hvis kontrolltransistorene er koblet parallelt, utfører elementet, som i NSTL (se figur 15, a), en logisk OR-NOT-operasjon, og når det er koblet i serie, utfører det en OG-NOT-operasjon (Figur 18, en , b).

Figur 18 Diagrammer av MOS TL-elementer: a) – ELLER-IKKE, b) – OG-IKKE.

Hvis det er spenning på inngangene X1 og X2 U ВХ =U 0 <U ZI.por kontrolltransistorene VT1 og VT2 er lukket. I dette tilfellet tilsvarer utgangsspenningen loggnivået. "1". Når spenning påføres en eller begge inngangene til et element U ВХ =U 1 >U ZI.por, så ved utgangen har vi en logg. "0", som tilsvarer utførelsen av en logisk OR-NOT-operasjon.

I AND-NOT elementkretsen er kontrolltransistorene koblet i serie, så nivået er log. "0" ved utgangen av kretsen forekommer bare når det er enkeltsignaler på begge inngangene.

MOS TL-elementer har høy støyimmunitet, stor logisk forskjell, lavt strømforbruk og relativt lav ytelse. For elementer basert på lavterskel MOS-transistorer er det vanligvis U PIT=5...9 V, og ved høy terskel U PIT=12,6…27 V. Hovedparametre for MOS TL: P svette=0,4...5 mW, t ZD.av=20...200 ns; U 0 ≤ 1 V; U 1 ≈7 V.

3.6.2 Logiske elementer på komplementære nøkler

Den komplementære bryteren består av to MOS-transistorer med kanaler av forskjellige konduktivitetstyper, hvis innganger er koblet parallelt og utgangene i serie (Figur 19a). Når portspenningen er større enn terskelen, for en transistor med en kanal av en bestemt type, er den tilsvarende transistoren åpen og den andre er lukket. Når spenningen er av motsatt polaritet, bytter de åpne og lukkede transistorene plass.

LE-er på komplementære svitsjer (CMOS) har en rekke ubestridelige fordeler.

De fungerer vellykket når strømkildespenningen varierer over et bredt område (fra 3 til 15 V), noe som er uoppnåelig for LE-er som inkluderer motstander.

I statisk modus med høy belastningsmotstand bruker CMOS LE-er praktisk talt ingen strøm.

De er også preget av: stabilitet av utgangssignalnivåer og dens lille forskjell fra strømkildespenningen; høy inngang og lav utgangsmotstand; enkel koordinering med mikrokretser av andre teknologier.

Figur 19 Kretser av CMOS TL logiske elementer: a) inverter, b) NOR, c) NAND.

Kretsen til en CMOS LE som utfører 2OR-NOT-funksjonen er vist i figur 19b. Transistorene VT1 og VT3 har en p-type kanal og er åpne ved portspenninger nær null. Transistorene VT2 og VT4 har en n-type kanal og er åpne ved portspenninger som er større enn terskelverdien. Hvis begge eller én av inngangene har et loggnivå. "1", så vil utgangen fra kretsen være et loggsignal. "0", som tilsvarer utførelsen av en logisk OR-NOT-operasjon.

Hvis grupper av lagdelte og parallellkoblede transistorer byttes, vil et element bli implementert som utfører OG-IKKE-funksjonen (Figur 19c). Den fungerer på samme måte som den forrige. Transistorene VT1 og VT3 har en p-type kanal og er åpne når portspenningen er nær null. Transistorene VT2 og VT4 har en n-type kanal og er åpne ved portspenninger som er større enn terskelverdien. Hvis begge disse transistorene er åpne, vil "logg"-signalet settes på utgangen. 0".

Dermed gjorde kombinasjonen av parallellkobling av transistorer med p-type kanaler med elektrisk ledningsevne, og lagdelt tilkobling av transistorer med n-type kanaler det mulig å implementere OG-NOT-funksjonen.

I LE CMOS er elementer med tre stabile tilstander veldig enkelt implementert. For å gjøre dette er to komplementære transistorer VT1, VT4 (Figur 20a), kontrollert av inverse signaler, koblet i serie med invertertransistorene

Figur 20 Inverter med tre utgangstilstander a); koordinering av TTL LE med CMOS LE b).

Matching av TTL LE med CMOS LE kan gjøres på flere måter:

1) Strøm til CMOS LE med lav spenning (+5 V), der TTL LE-signalene bytter CMOS LE-transistorene;

2) Bruk LE TTL med en åpen kollektor, hvis utgangskrets inkluderer en motstand koblet til en ekstra spenningskilde (Figur 20b).

Pass på statisk elektrisitet under lagring og installasjon. Derfor, under lagring, er terminalene til mikrokretsene elektrisk koblet til hverandre. De er installert med strømforsyningen slått av, og bruk av armbånd er obligatorisk, ved hjelp av hvilken elektrikerens kropp er koblet til bakken.

LE-er i CMOS-serien er mye brukt i konstruksjonen av lav- og mellomhastighets lave kostnader digitale enheter. Parametrene til noen serier med CMOS-type LE-er er gitt i tabell 8.

Tabell 8 Parametre for noen serier av CMOS type LE

Alternativer	serie
	176, 561, 564	1554
Forsyningsspenningen U PIT, IN	3…15	2…6
Utgangsspenninger, V:
lavt nivå U 0 EXIT	<0,05	<0,1
høy level U 1 EXIT	U PIT–0,05	U PIT–0,01
Gjennomsnittlig signalforsinkelsestid, ns:
Til U PIT=5V	60	3,5
Til U PIT=10 V	20	-
Tillatt interferensspenning, V	0,3 U PIT	-
Strømforbruk i statisk modus, mW/kasse	0,1	0,1…0,5
Inngangsspenning, V	0,5…(U PIT+0,5 V)	0,5…(U PIT+0,5 V)
Utgangsstrøm, mA	1…2,6	>2,4
Strømforbruk ved byttefrekvens f=1 MHz, U PIT=10 V, C n=50 pf, mW/tilfelle	20	-
Klokkefrekvens, MHz	-	150