Concepte de bază ale algebrei logice, circuite logice. Circuite logice Diverse modele de sonde logice

Orice microcircuite digitale sunt construite pe baza celor mai simple elemente logice:

Să aruncăm o privire mai atentă asupra designului și funcționării elementelor logice digitale.

Invertor

Cel mai simplu element logic este un invertor, care pur și simplu schimbă semnalul de intrare la valoarea exact opusă. Este scrisă sub următoarea formă:

unde bara este peste valoarea de intrare și indică o modificare a opusului său. Aceeași acțiune poate fi scrisă folosind datele din Tabelul 1. Deoarece invertorul are o singură intrare, tabelul său de adevăr este format din doar două linii.

Tabelul 1. Tabelul de adevăr al elementului logic al invertorului

În	Afară
0	1
1	0

Ca un invertor logic, puteți utiliza un amplificator simplu cu un tranzistor conectat (sau o sursă pentru un tranzistor cu efect de câmp). Schema schematică a elementului logic al invertorului, realizată pe un tranzistor bipolar n-p-n, este prezentată în Figura 1.

Figura 1. Circuitul celui mai simplu invertor logic

Chipurile invertoarelor logice pot avea timpi diferiți de propagare a semnalului și pot funcționa pe diferite tipuri de sarcini. Ele pot fi realizate pe unul sau mai multe tranzistoare. Cele mai comune elemente logice sunt realizate folosind tehnologiile TTL, ESL și CMOS. Dar indiferent de circuitul elementului logic și de parametrii săi, toți îndeplinesc aceeași funcție.

Pentru a se asigura că caracteristicile de pornire a tranzistorilor nu ascund funcția îndeplinită, au fost introduse simboluri speciale pentru elemente logice - simboluri grafice convenționale. invertorul este prezentat în figura 2.

Figura 2. Desemnarea grafică a unui invertor logic

Invertoarele sunt prezente în aproape toate seriile de microcircuite digitale. În microcircuitele domestice, invertoarele sunt desemnate prin literele LN. De exemplu, cipul 1533LN1 conține 6 invertoare. Microcircuitele străine folosesc o desemnare digitală pentru a indica tipul de microcircuit. Un exemplu de cip care conține invertoare este 74ALS04. Denumirea microcircuitului reflectă faptul că este compatibil cu microcircuitele TTL (74), este fabricat folosind tehnologia Schottky de putere redusă îmbunătățită (ALS) și conține invertoare (04).

În prezent, sunt mai des folosite microcircuite de suprafață (microcircuite SMD), care conțin un element logic, în special un invertor. Un exemplu este cipul SN74LVC1G04. Microcircuitul este fabricat de Texas Instruments (SN), este compatibil cu microcircuite TTL (74), este fabricat folosind tehnologia CMOS de joasă tensiune (LVC), conține un singur element logic (1G), care este un invertor (04).

Pentru a studia elementul logic inversor, puteți utiliza elemente radio-electronice disponibile pe scară largă. Astfel, comutatoarele obișnuite sau comutatoarele basculante pot fi folosite ca generator de semnal de intrare. Pentru a studia tabelul de adevăr, puteți folosi chiar și un fir obișnuit, pe care îl vom conecta alternativ la o sursă de alimentare și un fir comun. Un bec de joasă tensiune sau LED conectat în serie cu unul limitator de curent poate fi folosit ca sondă logică. O diagramă schematică a studiului elementului logic al invertorului, implementată folosind aceste elemente radio-electronice simple, este prezentată în Figura 3.

Figura 3. Diagrama de studiu al invertorului logic

Diagrama pentru studierea unui element logic digital, prezentată în Figura 3, vă permite să obțineți vizual date pentru tabelul de adevăr. Un studiu similar este efectuat în Caracteristicile mai complete ale elementului logic digital al invertorului, cum ar fi timpul de întârziere al semnalului de intrare, rata de creștere și scădere a marginilor semnalului de ieșire, pot fi obținute folosind un generator de impulsuri și un osciloscop (de preferință un osciloscop cu două canale).

Poarta logică „ȘI”

Următorul element logic cel mai simplu este un circuit care implementează operația de înmulțire logică „ȘI”:

F(x 1 ,x 2) = x 1 ^x 2

unde simbolul ^ și denotă funcția logică de înmulțire. Uneori, aceeași funcție este scrisă într-o formă diferită:

F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .

Aceeași acțiune poate fi scrisă folosind tabelul de adevăr din tabelul 2. Formula de mai sus folosește două argumente. Prin urmare, elementul logic care îndeplinește această funcție are două intrări. Este desemnat „2I”. Pentru un element logic „2I” tabelul de adevăr va fi format din patru rânduri (2 2 = 4).

Tabelul 2. Tabelul de adevăr al elementului logic „2I”

În 1	In2	Afară
0	0	0
0	1	0
1	0	0
1	1	1

După cum se poate vedea din tabelul de adevăr de mai sus, un semnal activ la ieșirea acestui element logic apare numai atunci când există unul la ambele intrări X și Y. Adică, acest element logic implementează cu adevărat operația „ȘI”.

Cel mai simplu mod de a înțelege cum funcționează un element logic 2I este cu un circuit construit pe întrerupătoare idealizate controlate electronic, așa cum se arată în Figura 2. În schema de circuit prezentată, curentul va curge numai atunci când ambele întrerupătoare sunt închise și, prin urmare, un nivel de unitate. la ieșire va apărea doar cu două unități la intrare.

Figura 4. Diagrama schematică a unui element logic „2I”

O reprezentare grafică condiționată a unui circuit care îndeplinește funcția logică „2I” pe diagramele de circuit este prezentată în Figura 3, iar de acum înainte, circuitele care îndeplinesc funcția „ȘI” vor fi afișate exact în această formă. Această imagine nu depinde de schema de circuit specifică a dispozitivului care implementează funcția de multiplicare logică.

Figura 5. Reprezentarea grafică simbolică a elementului logic „2I”

Funcția de înmulțire logică a trei variabile este descrisă în același mod:

F(X 1 ,X 2 ,X 3)=X 1 ^X 2 ^X 3

Tabelul său de adevăr va conține deja opt rânduri (2 3 = 4). Tabelul de adevăr al circuitului de multiplicare logică cu trei intrări „3I” este dat în Tabelul 3, iar reprezentarea grafică condiționată este în Figura 4. În circuitul elementului logic „3I”, construit după principiul circuitului prezentat. în Figura 2, va trebui să adăugați o a treia cheie.

Tabelul 3. Tabelul de adevăr al unui circuit care îndeplinește funcția logică „3I”

În 1	In2	In3	Afară
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Un tabel de adevăr similar poate fi obținut folosind un circuit de studiu al elementului logic 3I similar cu circuitul de studiu al invertorului logic prezentat în Figura 3.

Figura 6. Desemnarea grafică simbolică a unui circuit care îndeplinește funcția logică „3I”

Element logic „SAU”

Următorul element logic cel mai simplu este un circuit care implementează operația de adăugare logică „SAU”:

F(x 1 ,x 2) = x 1 Vx 2

unde simbolul V indică funcția logică de adunare. Uneori, aceeași funcție este scrisă într-o formă diferită:

F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .

Aceeași acțiune poate fi scrisă folosind tabelul de adevăr din tabelul 4. Formula de mai sus folosește două argumente. Prin urmare, elementul logic care îndeplinește această funcție are două intrări. Un astfel de element este desemnat „2OR”. Pentru elementul „2OR”, tabelul de adevăr va fi format din patru rânduri (2 2 = 4).

Tabelul 4. Tabelul de adevăr al elementului logic „2OR”

În 1	In2	Afară
0	0	0
0	1	1
1	0	1
1	1	1

Ca și în cazul luat în considerare pentru , vom folosi chei pentru a implementa schema „2OR”. De data aceasta vom conecta cheile în paralel. Circuitul care implementează tabelul de adevăr 4 este prezentat în Figura 5. După cum se poate vedea din circuitul de mai sus, nivelul logic va apărea la ieșire de îndată ce oricare dintre taste este închisă, adică circuitul implementează tabelul de adevăr. prezentate în tabelul 4.

Figura 7. Schema schematică a unui element logic 2OR

Deoarece funcția de însumare logică poate fi implementată prin diferite scheme de circuit, un simbol special „1” este utilizat pentru a indica această funcție pe diagramele de circuit, așa cum se arată în Figura 6.

Figura 6. Reprezentarea grafică simbolică a unui element logic care îndeplinește funcția „2OR”.

Data ultimei actualizări a fișierului: 29.03.2018

Literatură:

Cu articolul „elementele logice” citiți:

Orice circuit logic fără memorie este complet descris de un tabel de adevăr... Pentru a implementa un tabel de adevăr, este suficient să luăm în considerare doar acele rânduri...
http://site/digital/SintSxem.php

Decodoarele (decodificatoarele) vă permit să convertiți unele tipuri de coduri binare în altele. De exemplu...
http://site/digital/DC.php

Destul de des, dezvoltatorii de echipamente digitale se confruntă cu problema opusă. Trebuie să convertiți codul liniar octal sau zecimal în...
http://site/digital/Coder.php

Multiplexoarele sunt dispozitive care vă permit să conectați mai multe intrări la o singură ieșire...
http://site/digital/MS.php

Demultiplexoarele sunt dispozitive... O diferență semnificativă față de un multiplexor este...
http://site/digital/DMS.php

Circuit logic este o reprezentare schematică a unui dispozitiv format din întrerupătoare și conductorii care le conectează, precum și intrări și ieșiri la care este furnizat și scos un semnal electric.

Fiecare comutator are doar două stări: închis și deschis. Asociem comutatorul X cu o variabilă logică x, care ia valoarea 1 dacă și numai dacă comutatorul X este închis și circuitul conduce curentul; dacă comutatorul este deschis, atunci x este zero.

Se spune că două circuite sunt echivalente dacă curentul trece printr-unul dintre ele dacă și numai dacă trece prin celălalt (având în vedere același semnal de intrare).

Dintre două circuite echivalente, circuitul mai simplu este cel a cărui funcție de conductanță conține un număr mai mic de operații logice sau întrerupătoare.

Când luăm în considerare circuitele de comutare, apar două sarcini principale: sinteza și analiza circuitului.

SINTEZA SCHEMEI în funcție de condițiile date de funcționare a acesteia se reduce la următoarele trei etape:

1. compilarea unei funcții de conductivitate folosind un tabel de adevăr care reflectă aceste condiții;

2. simplificarea acestei funcții;

3. construirea unei diagrame adecvate.

ANALIZA SCHEMA se reduce la:

1. determinarea valorilor funcției sale de conductivitate pentru toate seturile posibile de variabile incluse în această funcție.

2. obţinerea unei formule simplificate.

Construirea circuitelor logice

De regulă, construcția și calculul oricărui circuit se efectuează pornind de la ieșirea acestuia. Să presupunem că ni se dă o expresie booleană:

F = BA + B A + C B.

Prima etapă: se realizează adunarea logică, operația OR logică, luând în considerare funcțiile B A, B A și C B ca variabile de intrare:

A doua etapă: elementele logice AND sunt conectate la intrările elementului SAU, ale căror variabile de intrare sunt deja A, B, C și inversiunile lor:

A treia etapă: pentru a obține inversiunile A și B, invertoarele sunt instalate la intrările corespunzătoare:

B 1 B&

Această construcție se bazează pe următoarea caracteristică: deoarece valorile funcțiilor logice pot fi doar zero și unu, orice funcții logice pot fi reprezentate ca argumente pentru alte funcții mai complexe. Astfel, construcția unui circuit logic se realizează de la ieșire la intrare.

2.1 Definiții de bază

Circuitele electronice construite numai pe logică se numesc combinaționale. Ieșirea sau ieșirile depind numai de combinația de variabile la intrări.

Spre deosebire de aceleași circuite care conțin elemente de memorie (de exemplu, flip-flops), care sunt numite secvențiale. Secvențial, deoarece ieșirile depind nu numai de combinația de variabile, ci și de starea elementelor de memorie (secvența de scriere a acestora).

Există trei tipuri principale de elemente logice: 1 Efectuați o operație de adunare (adunator). Disjuncție.

			F = x1 + x2



							F = x1 + x 2 + ... + x n

2 Efectuați o operație de înmulțire. Conjuncție.

F = x1 x 2 ... x n



						F = x1 x2

3 Efectuați negația.

F=x

Elementele logice care implementează aceste operații se numesc cele mai simple, iar cele care conțin câteva dintre cele mai simple se numesc combinate.

Majoritatea elementelor logice de adunare și înmulțire sunt efectuate cu negație. Caracteristicile lor tipice în modul static sunt prezentate în Figura 2.1.

U pom+ U pom−

Figura 2.1 – Caracteristicile statice ale elementelor logice cu negație

U pom + – interferență care scoate elementul logic dintr-o stare stabilă

M până la începutul regiunii active în punctul A (vezi Figura 2.1).

U pom - este o interferență care scoate N dintr-o stare stabilă la poalele regiunii active a punctului B.

U este regiunea activă, punctul de operare din această regiune se mișcă brusc,

Și Majoritatea elementelor logice au o limită de timp pentru ca punctul de operare să fie în această zonă. În interior, între punctele A și B, doar radioamatorii pot seta punctul de funcționare.

În funcție de valorile digitale U pom +, U pom −, se disting trei tipuri de circuite logice:

- imunitate scăzută la zgomot (0,3÷0,4 fracțiuni de volt);

- imunitate medie la zgomot (0,4÷1 V);

- imunitate ridicată la zgomot (peste 1 V).

LA circuitele cu imunitate ridicată la zgomot includ circuite logice cu diode (până la câțiva kV); logica masinii (10÷15 V); CMOS logic complementar (6÷8 V).

În funcție de performanță, există patru tipuri:

- Timp de latență mai mic de 5 ns – ultra-rapid;

- 5÷10 ns – logica de mare viteza;

- 10÷50 ns – viteză mică;

- mai mult de 50 ns – circuite logice cu acțiune lentă.

Un parametru important este consumul de energie.

1 Circuitele logice de microputere variază de la unu la zeci de microwați per pachet. De obicei asta Logica CMOS (vezi comutatoare CMOS) sau logica cu putere de injectie.

2 Logica cu consum mediu de energie de la unu la zeci de mW per pachet. De obicei asta Logica TTL.

3 Logica cu consum mare de energie (sute de mW per pachet).

Anterior, a existat o tendință: cu cât consumul era mai mare, cu atât viteza era mai mare, deoarece elementele tranzistoarelor de diferite tipuri comută cel mai repede în regiunea activă (în această zonă consumul cel mai mare).

A evidentia

– circuite logice cu diode (cele mai simple);

– tranzistor-tranzistor(logica TTL);

– conectat la emițător logica (ESL) este un tip de TTL, diferența este în conexiunile emițătorului, mod și alimentare negativă, prin urmare logica este numită și negativă, spre deosebire de logica pozitivă TTL (+2...5V). Pentru a le conecta și coordona între ele, se folosesc circuite de potrivire PU (convertoare de nivel K500, PU124, PU125, K176 PU1, PU10).

– logica cu putere de injectie SI 2 L – un tip de logică TTL (I2 – integrat cu putere de injecție).

– Logica CMOS este un tip de TTL, dar pe UT-uri de diferite tipuri de conductivitate.

– OPTL - (conexiuni optocupler, logica tranzistorului) asigură izolarea galvanică.

– Logica PTS folosind tranzistori cu efect de câmp Schottky.

– matrici logice.

După rezerva de temperatură se disting

– microcircuite de aplicație largă cu un domeniu de temperatură-10°С…+70°С

– microcircuite pentru aplicații speciale-60°С… +125°С

De asemenea, se distinge prin numărul de intrări și capacitatea de încărcare

– cu un număr mic de intrări de la m la zece

– cu un număr mare de intrări – peste zece

– cu o capacitate de sarcină mică n egală cu unu.

Capacitatea de sarcină se referă la numărul de circuite logice similare care pot fi conectate la ieșirea exact aceluiași circuit logic. Circuitele logice pasive au o capacitate de sarcină scăzută.

– cu o capacitate medie de încărcare de la n până la zece

– cu capacitate mare de încărcare n>10

2.2 Circuite logice cu diode

Acestea sunt cele mai simple circuite și au cea mai mare imunitate la zgomot. Numărul de intrări ajunge în medie la zece. Sarcina este de obicei un element. Aceasta înseamnă că sarcina este exact aceeași LE. Capacitate de sarcină mică deoarece aceste circuite sunt pasive, nu există amplificatoare de putere. Gama de frecvență este scăzută (până la 1 MHz), deoarece intrările combinate ale diodelor paralele sunt echivalente cu combinarea condensatoarelor paralele care se încarcă și se descarcă. Acest lucru necesită timp și reduce performanța.

Figura 2.2 prezintă un circuit de adiție logică a diodei.

Figura 2.2 – Circuitul de adiție logică a diodelor

Există două stări posibile:

1 Intrările sunt conectate la masă prin ieșiri deschise ale acelorași circuite logice. Această condiție este uneori considerată echivalentă cu conectarea tuturor intrărilor la masă prin conductori.

2 Pentru a deschide diodele, este necesar să se aplice o tensiune al cărei nivel este de câteva ori mai mare decât zona moartă a diodelor.

5 V este tensiunea standard minimă, dar poate fi 500 V și 5 kV dacă diodele sunt de înaltă tensiune. În acest caz, capacitatea de încărcare poate fi mai mare decât unitatea, dar consumul circuitelor devine mare.

Schema funcționează după cum urmează. Presupunem că la intrarea X1 este furnizat un nivel de tensiune ridicat, numit unul. Acest nivel trebuie să provină de la ieșirea exact aceluiași circuit logic sau într-un alt mod care simulează aceleași condiții. Dar, deoarece unul este furnizat numai la intrarea X1, atunci intrările rămase X2...Xn trebuie să aibă zerouri. Ele trebuie, de asemenea, organizate prin ieșiri ale acelorași circuite logice. În cel mai simplu caz, acestea pot fi conductori (jumperi) care conectează intrările X2...Xn la masă. În consecință, dioda VD1 va fi deschisă, nivelul ridicat al lui X1 trece prin VD1 la ieșire, la care este alocat și acest nivel înalt, din care se scade căderea de tensiune pe diodă. Acestea. ieșirea va avea un nivel mai mic, cu toate acestea, se numește unul. Diodele VD2...VDn vor fi închise în acest moment, deoarece intrările X2...Xn au niveluri scăzute, capacitățile lor de barieră sunt conectate în paralel și acumulează sarcină.

Dacă aplicați acum un nivel ridicat la intrarea X2, atunci VD2 se va deschide, dar starea ieșirii F cu greu se va schimba, adică. rămâne un nivel înalt - unul. Același lucru se va întâmpla dacă unul este aplicat la toate intrările simultan. Astfel, operația logică de adunare este satisfăcută.

Principiul dualității aici este că, dacă nivelurile scăzute la intrări și la ieșire sunt numite, atunci acest circuit logic de adunare va efectua operația de înmulțire logică (vezi Figura 2.2).

ELEMENTE LOGICE

Informații generale.

S-a remarcat mai sus că funcțiile logice și argumentele lor iau valoarea log.0 și log.1. Trebuie avut în vedere că în dispozitivele log.0 și log.1 corespund unei tensiuni de un anumit nivel (sau formă). Cele mai frecvent utilizate sunt două metode de reprezentare fizică a log.0 și log.1: potențial și impuls.

În forma potențială (Fig. 2.1, a și 2.1, b), o tensiune de două nivele este utilizată pentru a reprezenta log.0 și log.1: nivelul înalt corespunde log.1 ( jurnal de nivel.1) iar nivelul scăzut corespunde log.0 ( jurnal de nivel.0). Acest mod de reprezentare a valorilor mărimilor logice se numește logică pozitivă. Este relativ rar să se folosească așa-numita logică negativă, în care log.1 este setat la un nivel de tensiune scăzut, iar log.0 la un nivel ridicat. În cele ce urmează, dacă nu se specifică altfel, vom folosi doar logica pozitivă.

Cu o formă de impuls, log.1 corespunde prezenței unui impuls, iar logica 0 corespunde absenței unui impuls (Fig. 2.1, c).

Rețineți că dacă într-o formă potențială informațiile corespunzătoare semnalului (log.1 sau log.0) pot fi determinate aproape în orice moment, atunci într-o formă în impulsuri se stabilește corespondența dintre nivelul de tensiune și valoarea valorii logice. la anumite momente discrete de timp (așa-numitele momente de ceas), indicate în Fig. 2.1, în numere întregi t = 0, 1, 2,...

Denumirile generale ale elementelor logice.

Porți logice bazate pe AND, SAU, NU pe componente discrete.

element diodă SAU (ansamblu)

O poartă SAU bazată pe diode are două sau mai multe intrări și o ieșire. Elementul poate funcționa atât cu reprezentarea potențială cât și prin impuls a mărimilor logice.

În fig. Figura 2.2a prezintă o diagramă a unui element de diodă pentru lucrul cu potențiale și impulsuri de polaritate pozitivă. Când se utilizează logica negativă și potențiale negative, sau impulsuri de polaritate negativă, este necesar să se schimbe polaritatea diodelor, așa cum se arată în Figura 2.2,b.

Să luăm în considerare funcționarea circuitului din fig. 2.2,a. Dacă un impuls (sau potențial ridicat) acționează doar pe o singură intrare, atunci dioda conectată la această intrare se deschide și impulsul (sau potențial ridicat) este transmis prin dioda deschisă la rezistorul R. În acest caz, o tensiune a polarității la pe care diodele din circuite se formează pe rezistorul R intrarile rămase sunt supuse tensiunii de blocare.

orez. 2.2.

Dacă semnalele corespunzătoare logicii 1 sunt recepționate simultan la mai multe intrări, atunci dacă nivelurile acestor semnale sunt strict egale, toate diodele conectate la aceste intrări se vor deschide.

Dacă rezistența diodei deschise este mică în comparație cu rezistența rezistorului R, nivelul tensiunii de ieșire va fi aproape de nivelul semnalului de intrare, indiferent de câte intrări este activ simultan semnalul logic 1.

Rețineți că, dacă nivelurile semnalelor de intrare diferă, atunci se deschide doar dioda de la intrare al cărei nivel de semnal este cel mai ridicat. La rezistorul R este generată o tensiune care este aproape de cea mai mare dintre tensiunile care acționează la intrări. Toate celelalte diode se închid, deconectând sursele cu niveluri scăzute de semnal de la ieșire.

Astfel, un semnal corespunzător logicii 1 este generat la ieșirea elementului dacă logica 1 este activă la cel puțin una dintre intrări. Prin urmare, elementul implementează operația de disjuncție (operația OR).

Să luăm în considerare factorii care influențează forma impulsului de ieșire. Fie ca elementul să aibă n intrări și una dintre ele este alimentată cu un impuls de tensiune dreptunghiular de la o sursă cu rezistență de ieșire Rout. Dioda conectată la această intrare este deschisă și reprezintă o rezistență scăzută. Diodele separate sunt închise, capacitățile C ale joncțiunilor lor p-n prin rezistențele de ieșire ale surselor conectate la intrări se dovedesc a fi conectate în paralel cu ieșirea elementului. Împreună cu capacitatea de sarcină și instalație C n se formează o capacitate echivalentă C eq = C d + (n-1) C d, conectată în paralel R (Fig. 2.3, a).

In momentul in care se aplica un impuls la intrare, datorita capacitatii Cec, tensiunea de iesire nu poate creste brusc; crește exponențial cu constanta de timp

(din moment ce R a ieșit< R), стремясь к значению U вх R/(R + R вых).

orez. 2.3.

În momentul în care impulsul de intrare se termină, tensiunea pe condensatorul încărcat C eq nu poate scădea brusc; scade exponențial cu o constantă de timp (în acest moment toate diodele sunt închise); deoarece durata de tăiere a impulsului de ieșire este mai mare decât durata frontului său (Fig. 2.3, b). Aplicarea următorului impuls la intrarea elementului este permisă numai după ce tensiunea reziduală la ieșire din acțiunea impulsului anterior scade la o anumită valoare mică. Prin urmare, o scădere lentă a tensiunii de ieșire necesită o creștere a intervalului de ceas și, prin urmare, provoacă o scădere a performanței.

element de diodă și (circuit de potrivire)

O poartă AND are o ieșire și două sau mai multe intrări. Elementul diodă AND poate funcționa cu informații prezentate atât sub formă de potențial, cât și sub formă de impuls.

Figura 2.4a prezintă circuitul utilizat pentru tensiunile de intrare pozitive. Când se utilizează logica negativă și tensiuni de intrare negative, sau impulsuri de polaritate negativă, este necesar să se schimbe polaritatea tensiunii de alimentare și polaritatea diodelor (Fig. 2.4b).

orez. 2.4.

Fie ca una dintre intrările circuitului din fig. 2.4a să aibă un nivel de tensiune scăzut corespunzător nivelului log.0. Curentul va fi închis în circuitul de la sursa E prin rezistorul R, o diodă deschisă și o sursă de tensiune joasă de intrare. Deoarece rezistența unei diode deschise este scăzută, un potențial scăzut de la intrare va fi transmis prin dioda deschisă la ieșire. Diodele conectate la intrările rămase, care sunt expuse la un nivel de tensiune ridicat, se dovedesc a fi închise. Tensiunea care acționează asupra diodei poate fi determinată prin însumarea tensiunilor la ocolirea circuitului extern diodei de la anodul acesteia la catod. Cu acest bypass, tensiunea de pe diodă este egală cu U d = U out - U in. Astfel, tensiunea de ieșire aplicată anozilor diodelor este pozitivă pentru aceștia, având tendința de a deschide diodele; tensiunea de intrare aplicată catodului este negativă, având tendința de a închide dioda. Și dacă ieși< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.

Astfel, dacă cel puțin una dintre intrări are o tensiune de nivel scăzut (log.0), atunci la ieșirea elementului este generată o tensiune de nivel scăzut (log.0).

Lăsați tensiunile de nivel înalt să funcționeze la toate intrările (log.1). Ele pot diferi ușor în sens. În acest caz, dioda care este conectată la intrarea cu o tensiune mai mică va fi deschisă. Această tensiune va fi transmisă prin diodă la ieșire. Diodele rămase vor fi practic închise. Tensiunea de ieșire va fi setată la un nivel ridicat (log.1).

În consecință, o tensiune de nivel logic 1 este setată la ieșirea elementului dacă și numai dacă o tensiune de nivel logic 1 funcționează la toate intrările. Astfel, ne asigurăm că elementul efectuează operația logică AND.

Să luăm în considerare forma impulsului de ieșire (Fig. 2.5).

Vom presupune că un element capacitiv echivalent C eq este conectat la ieșire, a cărui capacitate include capacitățile sarcinii, instalației și diodelor închise. În momentul în care un impuls de tensiune este aplicat simultan la toate intrările, tensiunea la C eq (la ieșirea elementului) nu poate crește brusc. Toate diodele se dovedesc inițial a fi închise de tensiunile de intrare, care sunt negative pentru diode. Prin urmare, sursele de semnal de intrare vor fi deconectate de la C eq. Condensatorul C eq este încărcat de la sursa E prin rezistorul R. Tensiunea la condensator (și, prin urmare, la ieșirea elementului) crește exponențial cu o constantă de timp (Fig. 2.5b). În momentul în care uout depășește tensiunea minimă de intrare, dioda corespunzătoare se va deschide și creșterea uin se va opri. Curentul de la sursa E, închisă anterior prin C eq, este comutat în circuitul cu diode deschise.

orez. 2.5.

În momentul în care impulsurile de intrare se termină, toate diodele se deschid cu o tensiune pozitivă ieșită pentru ele. O descărcare relativ rapidă a C eq are loc prin diode deschise și rezistențe scăzute de ieșire ale surselor de semnal de intrare. Tensiunea de ieșire scade exponențial cu o constantă de timp mică.

O comparație a formelor impulsurilor de ieșire ale elementelor de diodă SAU și ȘI arată că în elementul SAU limitarea impulsului este mai extinsă, iar în elementul ȘI fața sa este mai extinsă.

element tranzistor NOT (invertor)

orez. 2.6.

Operația nu poate fi implementată de elementul cheie prezentat în Fig. 2.6,a. Trebuie reținut că acest element efectuează operația NOT doar pe potențiala formă de reprezentare a valorilor logice. Când nivelul semnalului de intrare este scăzut, corespunzător log.0, tranzistorul este închis și o tensiune de nivel înalt E (log1) este setată la ieșire. Și invers, la un nivel ridicat al tensiunii de intrare (nivel log.1), tranzistorul este saturat, iar la ieșire este setată o tensiune apropiată de zero (nivel log.0). Graficele tensiunilor de intrare și de ieșire sunt prezentate în Fig. 2.6, b.

Elemente logice integrale ale bazei ȘI-NU și parametrii acestora.

Elementele logice integrale sunt utilizate sub forma potențială de reprezentare a mărimilor logice.

Diagrama unui element integrat AND-NOT tip DTL este prezentată în Fig. 2.7. Un element poate fi împărțit în două părți funcționale conectate în serie. Cantitățile de intrare sunt furnizate părții care este o diodă ȘI poartă.A doua parte a elementului, realizată pe un tranzistor, este un invertor (care efectuează operația NOT). Astfel, elementul realizează secvențial operațiile logice ȘI și NU și, prin urmare, în ansamblu implementează operația logică ȘI-NU.

Dacă o tensiune de nivel înalt (log.1) operează la toate intrările elementului, atunci se generează o tensiune de nivel înalt la ieșirea primei părți a circuitului (în punctul A). Această tensiune este transmisă prin diodele VD la intrarea tranzistorului, care se află în modul de saturație, la ieșirea elementului tensiunea este scăzută (log.0).

orez. 2.7.

Dacă cel puțin una dintre intrări are o tensiune de nivel scăzut (log.0), atunci se formează o tensiune de nivel scăzut (aproape de zero) în punctul A, tranzistorul este închis și o tensiune de nivel înalt (log.1). ) este la ieșirea elementului. Funcționarea elementului de diodă ȘI în versiunea integrată diferă de funcționarea aceluiași element discutat mai sus pe componentele discrete prin aceea că, atunci când logica 1 este aplicată simultan la toate intrările, toate diodele se dovedesc a fi închise. Din acest motiv, consumul de curent de la sursa care furnizează tensiunea de intrare la log.1 se reduce la o valoare foarte mică.

Să aruncăm o privire mai atentă asupra funcționării părții invertorului a elementului. În primul rând, să notăm câteva caracteristici ale tranzistoarelor cu circuit integrat. Microcircuitele folosesc tranzistori de siliciu de tip n-p-n (în acest caz, tensiunea de alimentare a colectorului are o polaritate pozitivă, iar tranzistorul se deschide când există o tensiune pozitivă între bază și emițător). În fig. Figura 2.8 prezintă o dependență tipică a curentului colectorului de tensiunea dintre bază și emițător în modul activ. Particularitatea acestei caracteristici este că practic tranzistorul începe să se deschidă la valori relativ mari ale tensiunii de bază (depășind de obicei 0,6 V). Această caracteristică vă permite să faceți fără surse de polarizare de bază, deoarece chiar și la tensiuni pozitive la baza de zecimi de volt, tranzistorul se dovedește a fi practic închis. În cele din urmă, o altă caracteristică a tranzistorului cu microcircuit este că tensiunea dintre colector și emițător în modul de saturație este relativ mare (poate fi de 0,4 V sau mai mare).

orez. 2.8.

Semnalele către intrările unui element logic să fie furnizate de la ieșirile elementelor similare. Să luăm tensiunea log.1 egală cu 2,6 V, tensiunea log.0 egală cu 0,6 V, tensiunea pe diodele deschise și tensiunea bază-emițător a tranzistorului saturat egală cu 0,8 V.

Când se aplică o tensiune de 2,6 V (nivel log 1) tuturor intrărilor (vezi Fig. 2.7), diodele de la intrări se închid, curentul de la sursa E 1 prin rezistorul R 1, diodele VD trece în bază. a tranzistorului, setând tranzistorul în modul de saturație. La ieșirea elementului este generată o tensiune de nivel scăzut de 0,6 V (nivel log 0). Tensiunea U A este egală cu suma tensiunilor de pe diodele VD și tensiunea U BE: 3 0,8 = 2,4 V. Astfel, diodele de intrare sunt sub tensiune inversă de 0,2 V.

Dacă cel puțin una dintre intrări este alimentată cu o tensiune de nivel scăzut de 0,6 V (nivel log 0), atunci curentul de la sursa E1 este închis prin rezistența R1, o diodă de intrare deschisă și sursa semnalului de intrare. În acest caz, U A = 0,8 + 0,6 = 1,4 V. La această tensiune, tranzistorul se oprește din cauza polarizării furnizate de diodele VD (aceste diode se numesc diode de polarizare). Curentul de la sursa E 1, care circulă prin rezistorul R 1, diodele VD și rezistorul R 2, creează o cădere de tensiune pe diodele de polarizare apropiate de U A. Tensiunea U BE este pozitivă, dar semnificativ mai mică de 0,6 V, iar tranzistorul este închis.

AND-NOT element al logicii diodă-tranzistor (DTL)

Circuitul de bază al elementului prezentat în Fig. 2.9, ca și circuitul elementului DTL discutat mai sus, este format din două părți funcționale conectate în serie: un circuit care efectuează funcționarea AND și un circuit invertor. O trăsătură distinctivă a construcției circuitului AND în elementul TTL este că folosește un tranzistor multi-emițător MT, înlocuind un grup de diode de intrare ale circuitului DTL. Joncțiunile emițătorului MT acționează ca diode de intrare, iar joncțiunea colectorului acționează ca o diodă de polarizare în circuitul de bază a tranzistorului al părții inversoare a circuitului elementului.

Când luăm în considerare principiul de funcționare al MT, acesta poate fi imaginat ca fiind format din tranzistoare individuale cu baze și colectoare combinate, așa cum se arată în Fig. 2.9, b.

orez. 2.9

Să fie aplicată o tensiune de nivel logic 1 (3,2 V) la toate intrările elementului. Distribuția posibilă a potențialelor în puncte individuale ale circuitului este prezentată în Fig. 2.10a. Joncțiunile emițătorului MT se dovedesc a fi polarizate invers (potențialele emițătorului sunt mai mari decât potențialele de bază), joncțiunea colectorului MT, dimpotrivă, este polarizată în direcția înainte (potențialul colectorului este mai mic decât potențialul de bază). Astfel, MT poate fi reprezentat de tranzistoare care funcționează în mod activ cu comutare inversă (în astfel de comutare, emițătorul și colectorul își schimbă rolurile). Tranzistorul multi-emițător este proiectat în așa fel încât câștigul său în conexiune inversă este mult mai mic decât unitatea. Prin urmare, emițătorii selectează un curent mic din sursele de semnal de intrare (spre deosebire de elementele DTL, unde acest curent prin diodele de intrare închise este practic zero). Curentul de bază MT trece prin joncțiunea colectorului în baza tranzistorului VT, menținându-l pe acesta din urmă în modul de saturație. Tensiunea de ieșire este setată la un nivel scăzut (log.0).

orez. 2.10.

Să luăm în considerare o altă stare a circuitului. Fie ca cel puțin una dintre intrări să aibă un nivel de tensiune de log.0. Distribuția potențialului rezultată este prezentată în Fig. 2.10b. Potențialul de bază MT este mai mare decât potențialul emițătorului și colectorului. În consecință, ambele joncțiuni, emițătorul și colectorul, sunt polarizate direct și MT este în modul de saturație. Întregul curent de bază al MT este închis prin joncțiunile emițătorului. Tensiunea dintre emițător și colector este aproape de zero, iar nivelul de joasă tensiune care acționează asupra emițătorului este transmis prin MT la baza tranzistorului VT. Tranzistorul VT este închis, nivelul tensiunii de ieșire este ridicat (nivel log 1). În acest caz, aproape întregul curent de bază al MT este închis prin joncțiunea emițătorului polarizat direct a MT.

Parametrii de bază ai elementelor logice integrate

Să ne uităm la principalii parametri și modalități de îmbunătățire a acestora.

Factor de grupare a intrărilor determină numărul de intrări ale elementelor destinate să furnizeze variabile logice. Un element cu un coeficient mare de combinare de intrare are capacități logice mai largi.

Capacitate de incarcare (sau raportul de ieșire în fanout) determină numărul de intrări ale elementelor similare care pot fi conectate la ieșirea unui element dat. Cu cât capacitatea de încărcare a elementelor este mai mare, cu atât este mai mic numărul de elemente poate fi necesar la construirea unui dispozitiv digital.

Pentru a crește capacitatea de încărcare în DTL și TTL, se utilizează un circuit complicat al părții inversoare. Schema unui element cu una dintre variantele unui invertor complex este prezentată în Fig. 2.11.

orez. 2.11

Figura 2.11a ilustrează modul element activat. Dacă toate intrările au o tensiune de nivel logic de 1, tot curentul care trece prin rezistorul R1 este furnizat la baza tranzistorului VT2. Tranzistorul VT2 se deschide și intră în modul de saturație. Curentul emițătorului tranzistorului VT2 curge în baza tranzistorului VT5, menținând acest tranzistor deschis. Tranzistoarele VT3 și VT4 sunt închise, deoarece la joncțiunea emițătorului fiecăruia dintre ele se aplică o tensiune de 0,3 V, care este insuficientă pentru a deschide tranzistoarele.

În fig. 2.11b arată modul în care elementul este oprit. Dacă cel puțin una dintre intrări are un nivel de tensiune de log.0, atunci curentul rezistenței R1 este comutat complet la circuitul de intrare. Tranzistoarele VT2 și VT5 se închid, tensiunea de ieșire este la nivelul log.1. Tranzistoarele VT3, VT4 funcționează în doi emițători de urmărire conectați în serie, a căror intrare este alimentată cu curent prin rezistorul R2, iar curentul emițătorului tranzitoriului VT4 alimentează sarcina.

Când elementul cu un invertor simplu este oprit, curentul este furnizat sarcinii de la sursa de alimentare printr-un rezistor colector Rк cu o rezistență mare (vezi Fig. 2.11b). Acest rezistor limitează valoarea maximă a curentului în sarcină (pe măsură ce curentul de sarcină crește, scăderea de tensiune pe Rk crește, tensiunea de ieșire scade). Într-un element cu un invertor complex, curentul emițătorului tranzistorului VT4, care funcționează într-un circuit urmăritor al emițătorului, este furnizat sarcinii. Deoarece rezistența de ieșire a emițătorului urmăritor este mică, tensiunea de ieșire depinde mai puțin de curentul de sarcină și sunt permise valori mari ale curentului de sarcină.

Performanţăelementele logice este unul dintre cei mai importanți parametri ai elementelor logice; este estimat prin întârzierea în propagarea semnalului de la intrare la ieșire a elementului.

Figura 2.12 prezintă forma semnalelor de intrare și de ieșire ale elementului logic (invertor): t 1.0 3 - timpul de întârziere pentru comutarea ieșirii elementului de la starea 1 la starea 0; t 0,1 3 - întârziere de comutare de la starea 0 la starea 1. După cum se poate observa din figură, timpul de întârziere este măsurat la un nivel mediu între nivelurile log.0 și log.1. Întârzierea medie de propagare a semnalului t з av = 0,5 (t 0,1 3 + t 1,0 3). Acest parametru este utilizat la calcularea întârzierii de propagare a semnalelor în circuite logice complexe.

orez. 2.12

Să luăm în considerare factorii care influențează performanța unui element logic și metodele de creștere a performanței.

Pentru a crește viteza de comutare a tranzistoarelor din element, este necesar să folosiți tranzistori de frecvență mai mare și să comutați tranzistoarele cu curenți mari de control în circuitul de bază; o reducere semnificativă a timpului de întârziere se realizează prin utilizarea unui mod saturat de funcționare a tranzistorilor (în acest caz, timpul necesar pentru resorbția purtătorilor minoritari în bază atunci când tranzistoarele sunt oprite) este eliminat.

orez. 2.13

Acest proces poate fi accelerat prin următoarele metode:

· o scădere a lui R (și deci o scădere a constantei de timp); totusi, in acelasi timp, creste curentul si puterea consumata de la sursa de energie;

· utilizarea căderilor mici de tensiune în element;

· utilizarea unui element de urmărire emițător la ieșire, care reduce influența capacității de sarcină.

Mai jos, la descrierea elementelor logice ale logicii cuplate cu emițător, este prezentată utilizarea acestor metode pentru a crește viteza elementelor.

orez. 2.13

Imunitate la zgomot este determinată de valoarea maximă a interferenței care nu provoacă perturbări în funcționarea elementului.

Pentru a evalua cantitativ imunitatea la zgomot, vom folosi așa-numitul caracteristica de transfer element logic (invertor). Figura 2.14 prezintă o formă tipică a acestei caracteristici.

orez. 2.14

Caracteristica de transfer este dependența tensiunii de ieșire de intrare. Pentru a-l obține, este necesar să conectați toate intrările elementului logic și, prin schimbarea tensiunii de ieșire, să marcați valorile corespunzătoare ale tensiunii de ieșire.

Pe măsură ce tensiunea de intrare crește de la zero la nivelul prag log.0 U 0 p, tensiunea de ieșire scade de la nivelul log.1 U 1 min. O creștere suplimentară a intrării duce la o scădere bruscă a ieșirii. La valori mari ale tensiunii de intrare care depășesc nivelul pragului log.1 U 0 max. Astfel, în timpul funcționării normale a elementului în modul static (în mod constant), tensiunile de intrare U 0 p sunt inacceptabile< u вх

Zgomotul acceptabil este considerat a fi acela care, atunci când este suprapus la tensiunea de intrare, nu îl va aduce în regiunea valorilor inacceptabile U 0 p< u вх

Poartă logică cuplată cu emițător

În Fig. 2.15.

orez. 2.15.

Tranzistoarele VT 0, VT 1, VT 2, VT 3 funcționează în circuitul comutatorului de curent, tranzistoarele VT 4, VT 5 - în adepții emițătorului de ieșire. Diagrama arată valorile potențiale în diferite puncte când se aplică un nivel de tensiune de log.1 la intrare; Valorile potențialelor acelorași puncte sunt incluse între paranteze pentru cazul în care un nivel de tensiune de log.0 este aplicat tuturor intrărilor elementului. Valorile acestor potențiale corespund următoarelor niveluri:

· tensiunea de alimentare Ek = 5 V;

· nivel logic 1 U 1 = 4,3 V;

· nivel logic 1 U 0 = 3,5 V;

· tensiunea dintre baza și emițătorul tranzistorului deschis U să fie = 0,7 V.

Să luăm în considerare principiul de funcționare al elementului logic integrat ESL (vezi Fig. 2.15).

Fie ca tensiunea U 1 = 4,3 V să fie aplicată la In 1. Tranzistorul VT 1 este deschis; curentul emițătorului acestui tranzistor creează o cădere de tensiune la rezistorul R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; curentul colectorului creează o tensiune U Rк1 = 0,8 V pe rezistența Rk1; tensiunea la colectorul tranzistorului U b = E k - U Rk1 = 5 - 0,8 = 4,2 V.

Tensiunea dintre baza și emițătorul tranzistorului VT 0 U fie VT0 = U - U a = 3,9 - 3,6 = 0,3 V; această tensiune nu este suficientă pentru a deschide tranzistorul VT 0. Astfel, starea deschisă a oricăruia dintre tranzistoarele VT 1, VT 2, VT 3 duce la starea închisă a tranzistorului VT 0. Curentul prin rezistorul R k2 este foarte mic (curge doar curentul de bază al tranzistorului VT 5), iar tensiunea la colectorul VT 0.

Să luăm în considerare o altă stare a elementului logic. Fie ca la toate intrările să acţioneze o tensiune de log.0 U 0 = 3,5 V. În acest caz, tranzistorul VT 0 se dovedeşte a fi deschis (dintre toate tranzistoarele ale căror emiţători sunt combinaţi, este deschis cel cu tensiunea mai mare); U a = U - U fie = 3,9 - 0,7 = 3,2 V; tensiunea dintre baza și emițătorul tranzistoarelor VT 1, VT 2, VT 3 este egală cu U fi VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 V și aceste tranzistoare sunt închise; U b = 5 V; U in = 4,2 V.

Tensiunile din punctele b și c sunt transmise la ieșirile elementului prin repetoare emițătoare; în acest caz, nivelul tensiunii scade cu valoarea U be = 0,7 V. Să fim atenți la faptul important că tensiunile la ieșiri sunt egale cu U 1 (4,3 V) sau U 0 (3,5 V).

Să aflăm ce funcție logică se formează la ieșirile elementului.

În punctul de la și la Out 2, este generată o tensiune de nivel scăzut atunci când tranzistorul VT 0 este deschis, adică. în cazul în care x 1 = 0, x 2 = 0, x 3 = 0. Pentru orice altă combinație de valori variabile de intrare, tranzistorul VT 0 este închis și este generată o tensiune de nivel înalt la Out 2. De aici rezultă că la Out 2 se formează o disjuncție de variabile x 1 Vx 1 Vx 1. Funcția SAU-NU se formează la Out 1.

Prin urmare, poarta logică efectuează operații NOR și SAU.

În microcircuitele ESL, punctul g este comun, iar punctul d este conectat la o sursă de alimentare cu o tensiune de -5V. În acest caz, potențialele tuturor punctelor circuitului sunt reduse la 5 V.

Elementul logic considerat aparține clasei elementelor cu acțiune cea mai rapidă (timp scurt de întârziere de propagare a semnalului) este asigurat de următorii factori: tranzistoarele deschise sunt în modul activ (nu în modul de saturație); utilizarea emițătorilor de urmărire la ieșiri accelerează procesul de reîncărcare a condensatoarelor conectate la ieșiri; tranzistoarele sunt conectate conform unui circuit de comutare de bază comun, care îmbunătățește proprietățile de frecvență ale tranzistorilor și accelerează procesul de comutare a acestora; Diferența de niveluri logice U 1 -U 0 = 0,8 V a fost aleasă să fie mică (cu toate acestea, aceasta duce la o imunitate relativ scăzută la zgomot a elementului).

Elemente logice bazate pe tranzistoare MOS

orez. 2.16

În fig. Figura 2.16 prezintă o diagramă a unui element logic cu un canal indus de tip n (așa-numita tehnologie n MIS). Tranzistoarele principale VT 1 și VT 2 sunt conectate în serie, tranzistorul VT 3 acționează ca sarcină. În cazul în care se aplică o tensiune înaltă U 1 la ambele intrări ale elementului (x 1 = 1, x 2 = 1), ambele tranzistoare VT 1 și VT 2 sunt deschise și o tensiune joasă U 0 este setată la ieșire. În toate celelalte cazuri, cel puțin unul dintre tranzistoarele VT1 sau VT2 este închis și tensiunea U1 este setată la ieșire. Astfel, elementul îndeplinește funcția logică ȘI-NU.

orez. 2.17

În fig. Figura 2.17 prezintă o diagramă a elementului SAU-NU. O tensiune joasă U 0 este setată la ieşirea sa dacă cel puţin una dintre intrări are o tensiune înaltă U 1 , deschizând unul dintre tranzistoarele principale VT 1 şi VT 2 .

orez. 2.18

Arată în Fig. Diagrama 2.18 este o diagramă a elementului NOR-NOT al tehnologiei KMDP. În ea, tranzistoarele VT 1 și VT 2 sunt cele principale, tranzistoarele VT 3 și VT 4 sunt cele de sarcină. Fie tensiunea înaltă U 1. În acest caz, tranzistorul VT 2 este deschis, tranzistorul VT 4 este închis și, indiferent de nivelul de tensiune la cealaltă intrare și de starea tranzistoarelor rămase, la ieșire este setată o tensiune joasă U 0. Elementul implementează operația logică SAU-NU.

Circuitul CMPD se caracterizează printr-un consum de curent foarte scăzut (și, prin urmare, putere) de la sursele de alimentare.

Elemente logice ale logicii injectiei integrale

orez. 2.19

În fig. Figura 2.19 prezintă topologia elementului logic al logicii de injecție integrală (I 2 L). Pentru a crea o astfel de structură, sunt necesare două faze de difuzie în siliciu cu conductivitate de tip n: în prima fază se formează regiunile p 1 și p 2, iar în cea de-a doua fază se formează regiunile n 2.

Elementul are structura p 1 -n 1 -p 2 -n 1 . Este convenabil să luăm în considerare o astfel de structură cu patru straturi imaginându-l ca o conexiune a două structuri convenționale de tranzistori cu trei straturi:

p 1 - n 1 - p 2 n 1 - p 2 - n 1

Diagrama corespunzătoare acestei reprezentări este prezentată în Fig. 2.20, a. Să luăm în considerare funcționarea elementului conform acestei scheme.

orez. 2.20

Tranzistorul VT 2 cu o structură de tip n 1 -p 2 -n 1 îndeplinește funcțiile unui invertor cu mai multe ieșiri (fiecare colector formează o ieșire separată a unui element conform unui circuit colector deschis).

Tranzistorul VT 2, numit injector, are o structură ca p 1 -n 1 -p 2 . Deoarece aria n 1 a acestor tranzistoare este comună, emiţătorul tranzistorului VT 2 trebuie conectat la baza tranzistorului VT 1; prezența unei zone comune p 2 duce la necesitatea conectării bazei tranzistorului VT 2 cu colectorul tranzistorului VT 1. Aceasta creează o conexiune între tranzistoarele VT 1 și VT 2, prezentate în Fig. 2.20a.

Deoarece emițătorul tranzistorului VT 1 are un potențial pozitiv și baza este la potențial zero, joncțiunea emițătorului este polarizată direct și tranzistorul este deschis.

Curentul colector al acestui tranzistor poate fi închis fie prin tranzistorul VT 3 (invertorul elementului anterior), fie prin joncțiunea emițătorului tranzistorului VT 2.

Dacă elementul logic anterior este în stare deschisă (tranzistorul VT 3 este deschis), atunci la intrarea acestui element există un nivel de tensiune scăzut, care, acționând pe baza VT 2, menține acest tranzistor în stare închisă. Curentul injectorului VT 1 este închis prin tranzistorul VT 3. Când elementul logic anterior este închis (tranzistorul VT 3 este închis), curentul colector al injectorului VT 1 curge în baza tranzistorului VT 2, iar acest tranzistor este setat la starea deschisă.

Astfel, când VT 3 este închis, tranzistorul VT 2 este deschis şi, invers, când VT 3 este deschis, tranzistorul VT 2 este închis. Starea deschisă a elementului corespunde stării log.0, iar starea închisă corespunde stării log.1.

Injectorul este o sursă de curent continuu (care poate fi comună unui grup de elemente). Adesea folosesc denumirea grafică convențională a unui element, prezentată în Fig. 2.21, b.

În fig. Figura 2.21a prezintă un circuit care implementează operația SAU-NU. Conexiunea colectoarelor de elemente corespunde funcționării așa-numitelor instalatia I. Într-adevăr, este suficient ca cel puțin unul dintre elemente să fie în starea deschisă (starea log.0), atunci curentul de injector al următorului element va fi închis prin invertorul deschis și se va stabili un nivel scăzut de log.0 la ieșirea combinată a elementelor. În consecință, la această ieșire se formează o valoare corespunzătoare expresiei logice x 1 · x 2. Aplicarea transformării lui de Morgan conduce la expresia x 1 · x 2 = . Prin urmare, această conexiune de elemente implementează cu adevărat operația SAU-NU.

orez. 2.21

Elementele logice ȘI 2 L au următoarele avantaje:

· asigura un grad ridicat de integrare; la fabricarea circuitelor I 2 L se folosesc aceleasi procese tehnologice ca si la producerea circuitelor integrate pe tranzistoare bipolare, dar numarul operatiilor tehnologice si a fotomastilor necesare este mai mic;

· se folosește o tensiune redusă (aproximativ 1V);

· oferă capacitatea de a schimba puterea pe o gamă largă de performanțe (consumul de energie poate fi modificat cu mai multe ordine de mărime, ceea ce va duce în mod corespunzător la o schimbare a performanței);

· sunt în acord bun cu elementele TTL.

În fig. Figura 2.21b prezintă o diagramă a tranziției de la elementele I 2 L la elementul TTL.

- Coeficientul de agregare de intrare K cca- numărul de intrări cu care este implementată funcția logică.

- Factor de ieșire de K ori arată câte intrări logice ale dispozitivelor din aceeași serie pot fi conectate simultan la ieșirea unui element logic dat.

- Performanță caracterizat prin timpul de întârziere al propagării semnalului prin LE și este determinat din grafice ale semnalelor de intrare și de ieșire în funcție de timp (Figura 10). Există o diferență în timpul de întârziere a propagării semnalului atunci când LE este pornit t 1,0 z.r., timpul de întârziere a semnalului când este oprit t 0,1 z.r.și timpul mediu de întârziere de propagare t 1,0 z.r. mier..

Figura 10 Pentru a determina timpul de întârziere de propagare a semnalului LE

Timpul mediu de întârziere de propagare a semnalului este un interval de timp egal cu jumătate din suma timpilor de întârziere de propagare a semnalului atunci când elementul logic este pornit și oprit:

t sănătate mier= (t 1,0 z.r.+ t 0,1 z.r.)/2

- Tensiune U mare 1 și U scăzut 0 niveluri(intrare U 1 intrare si weekenduri U 0 afară) și instabilitatea lor admisibilă. Sub U 1 și U 0 înțelegeți valorile tensiunii nominale „Log.1” și „Log.0”; instabilitatea este exprimată în unități relative sau procent.

- Tensiuni de prag ridicate U 1 pori și U scăzut 0 nivelurile porilor. Tensiunea de prag este considerată a fi cea mai mică ( U 1 de atunci) sau cel mai mare ( U 0 de atunci) valoarea nivelurilor corespunzătoare la care începe trecerea elementului logic la o altă stare. Acești parametri sunt determinați ținând cont de răspândirea parametrilor seriei corespunzătoare în intervalul de temperatură de funcționare; cărțile de referință oferă adesea o valoare medie U POR.

- curenți de intrare I 0 in, eu 1 intrare respectiv la tensiuni de intrare de nivel scăzut și ridicat.

- Imunitate la zgomot. Imunitatea la zgomot static este evaluată pe baza caracteristicilor de transfer ale elementului logic ca diferență minimă între valorile semnalelor de ieșire și de intrare în raport cu valoarea de prag, ținând cont de răspândirea parametrilor în domeniul de temperatură de funcționare:

U- POM = U 1 afară.min – U POR

U+ POM = U POR – U 0 afară.min

Datele de referință furnizează de obicei o valoare de interferență permisă, care nu comută LE în condiții acceptabile de funcționare.

- Consumul de energie P transpira sau consumul de curent I transpira.

- Energia de comutare- munca petrecută pentru efectuarea unui singur comutator. Acesta este un parametru integral utilizat pentru a compara microcircuite de diferite serii și tehnologii. Se găsește ca produs al consumului de energie și al timpului mediu de întârziere de propagare a semnalului.

3.2 Logica tranzistor-tranzistor

Elementele logice tranzistor-tranzistor (TTL) formează baza microcircuitelor de viteză medie și mare. Au fost dezvoltate și utilizate mai multe variante de scheme cu parametri diferiți.

Figura 11 Elemente logice NAND cu un invertor simplu a) și complex b).

3.2.1 Element TTL NAND cu un invertor simplu

Un astfel de element include un tranzistor multi-emițător VT1 (Figura 11, a), care efectuează operația logică AND și un tranzistor VT2, care implementează operația NOT.

Tranzistorul multi-emițător (MET) este baza TTL. Dacă există un circuit la intrări, de ex. Emițători de semnal MET U 0 =U CE.us Joncțiunile emițătorului sunt polarizate direct și un curent de bază semnificativ trece prin VT1 eu B 1 =(E–U BE.us –U CE.us)/R B, suficient pentru ca tranzistorul să fie în modul de saturație. În acest caz, tensiunea colector-emițător VT 1 U CE.us=0,2 V. Tensiunea la baza tranzistorului VT2 este egală cu U 0 +U CE.us=2U CE.us<U BE.us iar tranzistorul VT2 este închis. Tensiunea la ieșirea circuitului corespunde nivelului logic „1”. Circuitul va fi în această stare atâta timp cât semnalul de la cel puțin una dintre intrări este egal cu U 0 .

Dacă tensiunea de intrare este crescută de la nivelul U 0 pe toate intrările simultan sau pe una dintre intrări, cu condiția să se aplice un semnal logic „1” la intrările rămase, atunci tensiunea de intrare la bază crește și când U b=U in+U CE.us=U BE.us iar tranzistorul VT2 se va deschide. Ca rezultat, curentul de bază VT2 va crește, care va curge de la sursa de alimentare prin rezistor R b atât joncțiunea colectorului VT1 cât și tranzistorul VT2 vor intra în modul de saturație. Creștere în continuare U VX va duce la blocarea joncțiunilor emițătorului tranzistorului VT1 și, ca urmare, va intra într-un mod în care joncțiunea colectorului este polarizată în direcția înainte, iar joncțiunile emițătorului sunt polarizate în direcția opusă (modul de comutare inversă) . Tensiunea de ieșire a circuitului U OUT=U CE.us=U 0 (tranzistorul VT2 în saturație).

Astfel, elementul considerat efectuează operația logică ȘI-NU.

Cel mai simplu circuit al unui element TTL are o serie de dezavantaje. Când astfel de elemente sunt conectate în serie, când emițătorii altor elemente similare sunt conectate la ieșirea elementului, curentul consumat de la LE crește, iar tensiunea de nivel înalt scade (log. „1”). Prin urmare, elementul are o capacitate de încărcare redusă. Acest lucru se datorează prezenței curenților mari de emițător ai tranzistorului multiemițător în modul invers, care sunt consumați din LE de tranzistoarele de sarcină.

În plus, acest circuit are imunitate scăzută la zgomot în ceea ce privește nivelul de interferență pozitivă: U+ POM = U BE.us –U 0 =U BE.us–2U CE.us. Pentru a elimina aceste deficiențe, se folosesc circuite TTL cu un invertor complex (Figura 11,b).

3.2.2 Element TTL cu invertor complex

Un circuit TTL cu un invertor complex (Figura 11, b), la fel ca un circuit cu un invertor simplu, efectuează o operație logică ȘI-NU. Dacă există tensiune la intrări, log. Tranzistorul multi-emițător „0” VT1 este în modul de saturație, iar tranzistorul VT2 este închis. În consecință, tranzistorul VT4 este de asemenea închis, deoarece curentul nu trece prin rezistorul R4 și tensiunea la baza lui VT4. U bae 4 = „0”. Tranzistorul VT3 este deschis deoarece baza sa este conectată la sursa de alimentare E prin rezistența R2. Rezistența rezistorului R3 este mică, așa că VT3 funcționează ca un adept al emițătorului. Curentul de sarcină al elementului logic și tensiunea de ieșire corespunzătoare nivelului logului curg prin tranzistorul VT3 și dioda deschisă VD. „1” este egal cu tensiunea de alimentare minus căderea de tensiune U BE.us, căderea de tensiune pe o diodă deschisă U d=U BE.usși o mică cădere de tensiune pe rezistența R2 de la curentul de bază VT2: U¹= E–2U CE.us– R 2 eu B 2 = U n– 2U BE.us.

Modul considerat corespunde secțiunii 1 a caracteristicii de transfer a elementului logic TTL (Figura 12.a)

Figura 12 Caracteristicile seriei de bază LE 155:

a – transmisie, b – intrare.

Pe măsură ce tensiunea la toate intrările crește, potențialul bazei VT2 crește și când U VX=U 0 de atunci tranzistorul VT2 se deschide, curentul colectorului începe să curgă eu K 2 prin rezistențele R2 și R4. Ca rezultat, curentul de bază al VT3 scade, căderea de tensiune pe acesta crește și tensiunea de ieșire scade (secțiunea 2 din Figura 12). În timp ce există o cădere de tensiune pe rezistorul R4 U R 4 <U BE.us tranzistorul VT4 este închis. Când U VX=U¹ de atunci =2U BE.us–U CE.us tranzistorul VT4 se deschide. O creștere suplimentară a tensiunii de intrare duce la saturarea VT2 și VT4 și la trecerea VT1 la modul invers (secțiunea 3 din Figura 12). În acest caz, potențialul punctului " A„(vezi Figura 11, b) este egal cu Ua=U BE.us+U CE.us, și punctele " b» - U b=U CE.us, prin urmare, U ab=U a–U b=U BE.us. Pentru a debloca tranzistorul VT3 și dioda VD1, aveți nevoie U ab≥2U BE.us. Deoarece această condiție nu este îndeplinită, VT3 și VD1 sunt închise și tensiunea la intrarea circuitului este egală cu U CE.us=U 0 (secțiunea 4 din Figura 12).

La comutare, există perioade de timp în care ambele tranzistoare VT3 și VT4 sunt deschise și apar supratensiuni de curent. Pentru a limita amplitudinea acestui curent, un rezistor cu o rezistență mică (R 3 = 100–160 Ohmi) este inclus în circuit.

La o tensiune negativă pe emițătorii MET mai mare de 2 V, se dezvoltă o defecțiune a tunelului și curentul de intrare crește brusc. Pentru a proteja LE de efectele interferențelor negative, în circuit sunt introduse diode VD2, VD3, care îl limitează la nivelul de 0,5–0,6V.

Cu o tensiune pozitivă mai mare de (4–4,5) V, și curentul de intrare crește, prin urmare, pentru a alimenta intrările LE cu un log. „1” intrările nu pot fi conectate la tensiunea de alimentare de +5 V.

În aplicarea practică a LE TTL, intrările neutilizate pot fi lăsate libere. Cu toate acestea, acest lucru reduce imunitatea la zgomot datorită efectului interferenței asupra terminalelor libere. Prin urmare, ele sunt de obicei fie combinate între ele, dacă acest lucru nu duce la un exces pentru LE anterior, fie conectate la o sursă de alimentare de +5 V printr-un rezistor R = 1 kOhm, care limitează curentul de intrare. La fiecare rezistor pot fi conectate până la 20 de intrări. Cu această metodă nivelul este log. „1” este creat artificial.

Imunitatea la zgomot a unui element TTL cu un invertor complex:

U + pom = U 1 de atunci – U 0 = 2U BE.us – 2U CE.us

U – pom = U 1 – U 1 de atunci = E – 4U BE.us + U CE.us

Performanța elementelor TTL, determinată de timpul de întârziere a propagării semnalului la pornire t 1,0 fundul.rși stingerea t 0,1 fundul.r, depinde de durata proceselor de acumulare și resorbție a purtătorilor minoritari în bazele tranzistoarelor, reîncărcarea capacităților SC-urilor colectoare și condensatoarelor emițătoare a joncțiunilor SC. Deoarece în timpul funcționării elementului TTL tranzistoarele deschise sunt într-o stare de saturație, o contribuție semnificativă la creșterea inerției TTL este adusă de timpul de resorbție a purtătorilor minoritari atunci când tranzistoarele sunt oprite.

Elementele TTL cu un invertor complex au o variație logică mare, consum redus de energie, performanță ridicată și imunitate la zgomot. Valorile tipice ale parametrilor TTL sunt următoarele: U groapă=5 V; U 1 ≥2,8 V; U 0 ≤0,5 V; clădire t=10...20 ns; P pot.sr.=10...20 mW; K ori=10.

3.2.3 Elemente TTLSH

Pentru a crește performanța elementelor TTL, elementele TTLSH folosesc tranzistori Schottky, care sunt o combinație între un tranzistor convențional și o diodă Schottky conectată între baza și colectorul tranzistorului. Deoarece scăderea tensiunii la starea de pornire la o diodă Schottky este mai mică decât cea a unei joncțiuni pn convenționale, cea mai mare parte a curentului de intrare trece prin diodă și doar o mică fracțiune curge în bază. Prin urmare, tranzistorul nu intră în modul de saturație profundă.

În consecință, acumularea de purtători în bază datorită injectării lor prin joncțiunea colectorului practic nu are loc. În acest sens, există o creștere a vitezei comutatorului tranzistorului cu o barieră Schottky ca urmare a scăderii timpului de creștere a curentului de colector atunci când este pornit și a timpului de resorbție când este oprit.

Timpul mediu de întârziere a propagării semnalului al elementelor TTL cu diode Schottky (TTLS) este de aproximativ două ori mai mic comparativ cu elementele TTL similare. Dezavantajul TTLSh este imunitate mai mică la zgomot în comparație cu elementele TTL similare. U + pom datorită valorii mai mari U 0 sau mai puțin U por.

3.2.4 Elemente TTL cu trei stări de ieșire -

au o intrare suplimentară V - intrare de permis (Figura 13, a). Când se aplică tensiune la această intrare U 0 tranzistorul VT5 este deschis și saturat, iar tranzistoarele VT6 și VT7 sunt închise și, prin urmare, nu afectează funcționarea elementului logic. În funcție de combinația de semnale la intrările de informații, ieșirea LE poate fi un semnal cu un nivel „log”. 0" sau "log. 1". Când se aplică o tensiune la intrarea V cu un nivel de „log. Tranzistorul de 1" VT5 se închide și tranzistoarele VT6 și VT7 se deschid, tensiunea de la baza tranzistorului VT3 scade la nivelul U BE.us+U d, tranzistoarele VT2, VT3, VT4 se închid și LE-ul intră într-o stare de înaltă impedanță (a treia), adică este deconectat de la sarcină.

Figura 13b prezintă UGO al acestui element. Simbolul ∇ indică faptul că ieșirea are trei stări. Pictogramă E∇ „Rezoluția celei de-a treia stări” indică faptul că cu semnalul =0 LE este transferat în a treia stare (de înaltă rezistență).

Pentru a reduce interferența de-a lungul circuitului de alimentare, condensatoare ceramice de decuplare cu o capacitate de aproximativ 0,1 μF per carcasă sunt instalate la punctele de conectare la magistralele grupurilor LE. Pe fiecare placă, între circuitul de alimentare și magistrala comună, există 1–2 condensatoare electrolitice cu o capacitate de 4,7–10 μF.

Figura 13 Element logic TTL AND-NOT cu trei stări de ieșire a) și UGO-ul său b).

Tabelul 7 prezintă parametrii unor serii de LE TTL.

Tabelul 7 Parametrii unor serii de elemente logice TTL

OPȚIUNI	SERIE
	universal	Performanta ridicata		Microputere
	133, 155	K531	KR1531	K555	Kr1533
Curent de intrare I 0 VX, mA	-1,6	-2,0	-0,6	-0,36	-0,2
Curentul de intrare eu 1 VX, mA	0,04	0,05	0,02	0,02	0,02
Tensiune de ieșire U 0 IEȘIRE, IN	0,4	0,5	0,5	0,5	0,4
Tensiune de ieșire U 1 IEȘIRE, IN	2,4	2,7	2,7	2,7	2,5
Raportul de ieșire în fanout K ORI	10	10	10	20	20
Factor de grupare a intrărilor K DESPRE	8	10	-	20	-
Timpul de întârziere al propagarii semnalului t SPATE	19	4,8	3,8	20	20
Consum de curent, mA:
eu 0 SUDOARE(la U 0 IEȘIRE)	22	36	10,2	4,4	3
eu 1 SUDOARE(la U 1 IEȘIRE)	8	16	2,8	1,6	0,85
	0,4	0,3	0,3	0,3	0,4
Tensiune de alimentare, V	5	5	5	5	5
Curenți de ieșire, mA:
eu 0 IEȘIRE	16	20	20	8	4
eu 1 IEȘIRE	-0,4	-1	-1	-0,4	-0,4
Consumul mediu de energie pe element, mW	10	19	4	2	1,2

3.3 Logica cuplată la emițător

Baza logicii cuplate la emițător (ECL) este un comutator de curent de mare viteză (Figura 14a). Este format din două tranzistoare, în circuitul colector al cărora sunt incluse rezistențele de sarcină RK, iar în circuitul emițător al ambelor tranzistoare există un rezistor comun Re, semnificativ mai mare ca valoare decât Rk. Semnalul de intrare Uin este furnizat la intrarea unuia dintre tranzistoare, iar tensiunea de referință Uop este furnizată la intrarea celuilalt. Circuitul este simetric, prin urmare, în starea inițială (U in = U op) prin ambele tranzistoare circulă aceiași curenți. Curentul total I O trece prin rezistența Re.

Figura 14 Logica cuplată emițător: a) comutator de curent;

b) schema de circuit simplificată

La crestere U in curentul prin tranzistorul VT1 crește, căderea de tensiune pe rezistența R e crește, tranzistorul VT2 se închide și curentul prin acesta scade. Cu o tensiune de intrare egală cu jurnalul de nivel „1” ( Uin =U 1), tranzistorul VT2 se închide și tot curentul trece prin tranzistorul VT1. Parametrii circuitului și curentul eu 0 sunt selectate în așa fel încât tranzistorul VT1, când este deschis, funcționează în mod liniar la limita regiunii de saturație.

Când scade U in la nivelul jurnalului „0” ( U in=U 0), dimpotrivă, tranzistorul VT1 este închis, iar tranzistorul VT2 este în modul liniar la granița cu regiunea de saturație.

În circuitul ESL (Figura 14b), unul sau mai mulți tranzistori (în funcție de coeficientul de cuplare de intrare) sunt conectați în paralel la tranzistorul VT1, care alcătuiesc unul dintre brațele comutatorului de curent. Pentru a crește capacitatea de încărcare, la ieșirile LE sunt conectate două emițătoare urmăritoare VT4 și VT5.

Când se aplică un semnal la toate intrările sau la una dintre ele, de exemplu, prima U VX 1 =U 1, tranzistorul VT1 se deschide și curentul I 0 trece prin el, iar tranzistorul VT3 se închide.

U OUT 1 = U 1 – U BE.us = U 0

U OUT 2 = U PIT – U BE.us = U 1

Astfel, în ceea ce privește prima ieșire, acest circuit implementează operația logică SAU-NU, iar față de a doua ieșire, operația SAU. Este ușor de observat că tensiunea de prag U POR =U OP, muchia logica Δ U=U 1 -U 0 =U BE.usși imunitatea la zgomot a circuitului U + POM=U - POM=0,5U BE.us.

Curenții de intrare ai elementului și, prin urmare, curenții de sarcină ai ESL, sunt mici: eu 0 VX≈0, curent eu 1 VX egal cu curentul de bază al tranzistorului care funcționează la marginea regiunii de saturație și nu în regiunea de saturație. Prin urmare, capacitatea de încărcare a elementului este mare, iar coeficientul de ramificare ajunge la 20 sau mai mult.

Deoarece diferența logică este mică, instabilitatea tensiunii de alimentare afectează semnificativ imunitatea la zgomot a ESL. Pentru a crește imunitatea la zgomot în circuitele ESL, polul pozitiv al sursei de alimentare nu este împământat, ci cel pozitiv. Acest lucru se face astfel încât o mare parte a tensiunii de interferență să scadă la o rezistență mare Re și doar o mică parte din aceasta să ajungă la intrările circuitului.

Când utilizați împreună LE ESL și TTL, este necesar să includeți între ele microcircuite speciale care coordonează nivelurile semnalelor logice. Ei sunt numiti, cunoscuti convertoare de nivel(PU).

Performanța ridicată a ESL se datorează următorilor factori principali:

1 Tranzistoarele deschise nu sunt în saturație, deci etapa de resorbție a purtătorilor minoritari în baze este exclusă.

2 Tranzistoarele de intrare sunt controlate de la emițătoarele adepte ale elementelor precedente, care, având o rezistență scăzută de ieșire, asigură un curent de bază mare și, prin urmare, un timp scurt de deschidere și închidere a tranzistoarelor de intrare și de referință.

Toți acești factori împreună asigură timpi scurti de creștere și scădere a tensiunii de ieșire a elementelor ESL.

Următorii parametri medii sunt tipici pentru ESL: U groapă=–5V; U 1 =–(0,7–0,9)V; U 0 =–(1,5–2)V; tZ D.av=3–7 ns; P transpira=10–20 mW.

Seriile K500 și K1500 sunt considerate promițătoare, seria K1500 fiind subnanoscundă și având un timp de întârziere de propagare mai mic de 1 ns. (Tabelul 8).

Tabelul 8 Parametrii seriei principale de LE ESL

Opțiuni	Serie
Opțiuni	K500	K1500
Curentul de intrare eu 0 VX,mA	0,265	0,35
Curentul de intrare eu 1 VX, mA	0,0005	0,0005
Tensiune de ieșire U 0 IEȘIRE, IN	-1,85…-1,65	-1,81…-1,62
Tensiune de ieșire U 1 IEȘIRE, IN	-0,96…-0,81	-1,025…-0,88
Tensiune de prag de ieșire, V:
U 0 IEȘIRE	-1,63	-1,61
U 1 IEȘIRE	-0,98	-1,035
Timp de întârziere de propagare, ns	2,9	1,5
Tensiune de interferență admisă, V	0,125	0,125
Factor de fanout K ORI	15	-
Tensiune de alimentare, V	-5,2; -2,0	-4,5; -2,0
Consumul de energie per element, mW	8…25	40

3.4 Logica tranzistorului cuplat direct (DLC)

În circuitul elementului TLNS, rezistența de sarcină este inclusă în circuitul colectoarelor conectate a două tranzistoare (Figura 15,a). Semnalele de intrare X1 și X2 sunt alimentate la bazele acestor tranzistoare. Dacă X1 și X2 sunt simultan egale cu „log 0”, atunci ambele tranzistoare sunt închise și ieșirea circuitului va avea un potențial ridicat Y = 1. Dacă un „log 1” cu potențial ridicat este aplicat la cel puțin una sau ambele intrări, atunci unul sau ambele tranzistoare sunt deschise și ieșirea circuitului va avea un potențial scăzut Y = 0. Astfel, circuitul efectuează o operație SAU-NU.

Figura 15 LE NSTL a) și caracteristicile de intrare ale tranzistoarelor de sarcină b).

După cum puteți vedea, circuitul elementului NSTL este extrem de simplu, dar are un dezavantaj semnificativ. Când ieșirea elementului este setată la un potențial log. „1”, un potențial constant este aplicat bazelor tranzistoarelor de sarcină, așa cum se arată în Figura 15, o linie punctată U¹. Datorită împrăștierii în parametrii tranzistorilor (vezi Figura 15, b), curenții de bază ai tranzistorilor pot varia semnificativ. Ca rezultat, unul dintre tranzistori poate intra în saturație profundă, în timp ce celălalt poate fi în modul liniar. În acest caz, nivelurile „log.1” vor diferi semnificativ, ceea ce va duce invariabil la defecțiuni în funcționarea dispozitivului în ansamblu. Prin urmare, circuitul LE NSTL este utilizat numai cu tranzistoare controlate de tensiune.

3.5 Logica de injecție integrală

Elementele logicii de injecție integrată (I²L) nu au analogi în circuitele discrete și pot fi implementate doar într-o versiune integrată (Figura 16, a). Elementul I²L este format din două tranzistoare: un tranzistor pnp orizontal acționează ca un injector, iar un tranzistor vertical multicolector npn funcționează în modul invertor. Regiunea comună de tip n servește ca bază a tranzistorului pnp, precum și ca emițător al tranzistorului npn și este conectată la punctul „masă”. Colectorul tranzistorului pnp și baza tranzistorului npn sunt, de asemenea, o zonă comună. Un circuit echivalent este prezentat în Figura 16b.

Figura 16 Tranzistor cu putere de injecție: a - schema bloc, b - circuit echivalent, c - circuit echivalent cu un generator de curent.

Tensiunea de alimentare este furnizată circuitului de bază emițător-injector U PIT. Tensiunea minimă a sursei este determinată de căderea de tensiune pe joncțiunea emițătorului: U CE.us=0,7 V. Dar pentru a stabiliza curentul emițătorului eu 0 rezistența R este conectată în serie cu sursa și se ia tensiunea sursei de alimentare U PIT=1...1,2 V. În acest caz, joncțiunea p-n emițător-bază VT1 este deschisă și are loc difuzia găurilor către joncțiunea colectorului. Pe măsură ce se deplasează către colector, unele dintre găuri se recombină cu electroni, dar o parte semnificativă dintre ele ajunge la joncțiunea colectorului și, după ce a trecut prin aceasta, intră în baza p a invertorului (tranzistorul VT2). Acest proces de difuzie, i.e. găurile sunt injectate constant în bază, indiferent de influența de intrare.

Dacă tensiunea de la baza VT2 U in=U 0, care corespunde stării închise a comutatorului S, găurile care intră în baza p a invertorului curg liber la polul negativ al sursei de alimentare. Nu circulă curent în circuitul colector al tranzistorului VT2 și aceasta este echivalentă cu starea deschisă a circuitului colector VT2. Această stare a circuitului de ieșire corespunde tensiunii log. „1”.

La U in=U 1 (întrerupătorul S este deschis) se acumulează găuri în baza p a invertorului. Potențialul de bază începe să crească și, în consecință, tensiunile la tranzițiile VT2 scad până când aceste tranziții se deschid. Apoi un curent va curge în circuitul colector al tranzistorului VT2 și diferența de potențial dintre emițătorul și colectorul invertorului (tranzistorul VT2) va fi aproape de zero, adică. acest tranzistor reprezintă o secțiune scurtcircuitată a circuitului, iar această stare va corespunde nivelului log. „0”. Astfel, elementul considerat acționează ca o cheie.

După cum se știe, curentul de colector al unui tranzistor conectat la un circuit cu o bază comună nu depinde de modificările tensiunii de pe colector într-un interval larg. Tranzistorul VT1 este inclus în circuitul cu OB. Din teoria de funcționare a unui tranzistor bipolar se știe că caracteristica de ieșire a acestuia, luată la un curent de emițător constant, este aproape orizontală, adică curentul colectorului nu depinde de tensiunea de pe colector. Prin urmare, poate fi înlocuit cu un generator de curent echivalent. Conform teoremei generatorului de curent echivalent, adăugarea sau scăderea tensiunii continue de la o sursă de curent nu afectează valoarea curentului acelui generator. În conformitate cu aceasta, circuitul tranzistorului cu putere de injecție pare a fi un circuit echivalent mai simplu prezentat în Figura 16c.

Dacă U in=U 1 , apoi curentul eu 0 de la generatorul de curent curge în baza VT2, deschizându-l. în care U in=U 0 . Dacă U in=U 0, apoi curent eu 0 este scurtcircuitat la masă, tranzistorul VT2 este închis și Ieși=U 1 .

Figura 17 Logica de injecție integrată (I²L): circuitul elementului OR-NOT a) și implementarea funcției logice ȘI b).

Utilizarea unui tranzistor multi-colector face posibilă împărțirea curentului total al colectorului VT2 în mai multe porțiuni identice, suficiente pentru a controla intrarea unui element similar. Datorită acestui fapt, devine posibilă utilizarea celui mai simplu circuit al unui element logic SAU-NU, prezentat în Figura 17, a. Acest circuit este similar cu circuitul elementului NSTL (vezi Figura 15, a). Spre deosebire de circuitul elementului NOR-NOT NSTL, elementul NOR-NOT AND²L nici măcar nu necesită o rezistență în circuitul colector combinat, deoarece circuitul colector primește putere de la generatorul de curent al etapei ulterioare.

Figura 17b prezintă un circuit care implementează funcția logică AND.Când un semnal logic este aplicat la ambele intrări (X1 și X2). „0” pe colectoarele combinate ale invertoarelor (VT3 și VT4) va fi un nivel log. „1”. Când un semnal de jurnal este aplicat uneia dintre intrări sau ambelor intrări simultan. „1”, la ieșirea circuitului avem un semnal log. „0”, care corespunde execuției unei operații logice AND.

Elementele I²L ocupă o zonă mică pe substrat și au un consum redus de energie și energie de comutare. Acestea sunt caracterizate de următorii parametri: U PIT=1 V; t setat.=10...100 ns; K ori=3,5; K rev=1.

3.6 Elemente logice bazate pe tranzistoare MOS

Elementele logice ale tranzistorului MOS folosesc două tipuri de tranzistoare: de control și de sarcină. Controlerele au un canal scurt, dar destul de larg și, prin urmare, au o valoare mare a transconductanței și sunt controlate de tensiune joasă. Cele de sarcină, dimpotrivă, au un canal mai lung, dar îngust, prin urmare au o rezistență de ieșire mai mare și acționează ca o rezistență activă mare.

3.6.1 Elemente logice pe taste cu sarcină dinamică

Elementele logice ale comutatoarelor cu sarcini dinamice constau dintr-o sarcină și mai multe tranzistoare de control. Dacă tranzistoarele de control sunt conectate în paralel, atunci, ca și în NSTL (vezi Figura 15, a), elementul efectuează o operație logică SAU-NU, iar atunci când este conectat în serie, efectuează o operație ȘI-NU (Figura 18, a). , b).

Figura 18 Diagramele elementelor MOS TL: a) – SAU-NU, b) – ȘI-NU.

Dacă există tensiune la intrările X1 și X2 U ВХ =U 0 <U ZI.por tranzistoarele de control VT1 și VT2 sunt închise. În acest caz, tensiunea de ieșire corespunde nivelului log. „1”. Când se aplică tensiune la una sau ambele intrări ale unui element U ВХ =U 1 >U ZI.por, apoi la ieșire avem un jurnal. „0”, care corespunde execuției unei operații logice SAU-NU.

În circuitul elementului AND-NOT, tranzistoarele de control sunt conectate în serie, astfel încât nivelul este log. „0” la ieșirea circuitului apare numai atunci când există semnale unice la ambele intrări.

Elementele MOS TL au imunitate ridicată la zgomot, o diferență logică mare, consum redus de energie și performanță relativ scăzută. Pentru elementele bazate pe tranzistori MOS cu prag scăzut, este de obicei U PIT=5...9 V, iar la prag înalt U PIT=12,6…27 V. Parametrii principali ai MOS TL: P transpira=0,4...5 mW, t ZD.av=20...200 ns; U 0 ≤1 V; U 1 ≈7 V.

3.6.2 Elemente logice pe chei complementare

Comutatorul complementar este format din două tranzistoare MOS cu canale de diferite tipuri de conductivitate, ale căror intrări sunt conectate în paralel și ieșirile în serie (Figura 19a). Când tensiunea de poartă este mai mare decât pragul, pentru un tranzistor cu un canal de un anumit tip, tranzistorul corespunzător este deschis, iar celălalt este închis. Când tensiunea este de polaritate opusă, tranzistoarele deschise și închise își schimbă locul.

LE-urile pe comutatoarele complementare (CMOS) au o serie de avantaje incontestabile.

Ele funcționează cu succes atunci când tensiunea sursei de alimentare variază într-o gamă largă (de la 3 la 15 V), ceea ce este de neatins pentru LE-urile care includ rezistențe.

În modul static cu rezistență ridicată la sarcină, CMOS LE-urile practic nu consumă energie.

Ele se caracterizează și prin: stabilitatea nivelurilor semnalului de ieșire și diferența sa mică față de tensiunea sursei de alimentare; rezistență mare la intrare și la ieșire scăzută; ușurință de coordonare cu microcircuite ale altor tehnologii.

Figura 19 Circuitele elementelor logice CMOS TL: a) invertor, b) NOR, c) NAND.

Circuitul unui CMOS LE care efectuează funcția 2SAU-NU este prezentat în Figura 19b. Tranzistoarele VT1 și VT3 au un canal de tip p și sunt deschise la tensiuni de poartă apropiate de zero. Tranzistoarele VT2 și VT4 au un canal de tip n și sunt deschise la tensiuni de poartă mai mari decât valoarea de prag. Dacă ambele sau una dintre intrări au un nivel de jurnal. „1”, atunci ieșirea circuitului va fi un semnal de log. „0”, care corespunde execuției unei operații logice SAU-NU.

Dacă sunt schimbate grupuri de tranzistoare conectate în niveluri și conectate în paralel, atunci va fi implementat un element care îndeplinește funcția ȘI-NU (Figura 19c). Funcționează similar cu cel precedent. Tranzistoarele VT1 și VT3 au un canal de tip p și sunt deschise când tensiunea de poartă este aproape de zero. Tranzistoarele VT2 și VT4 au un canal de tip n și sunt deschise la tensiuni de poartă mai mari decât valoarea de prag. Dacă ambele tranzistoare sunt deschise, atunci semnalul „log” va fi setat la ieșire. 0".

Astfel, combinația dintre conexiunea paralelă a tranzistorilor cu canale de tip p de conductivitate electrică și conexiunea în trepte a tranzistorilor cu canale de tip n a făcut posibilă implementarea funcției AND-NOT.

În LE CMOS, elementele cu trei stări stabile sunt implementate foarte simplu. Pentru a face acest lucru, două tranzistoare complementare VT1, VT4 (Figura 20a), controlate de semnale inverse, sunt conectate în serie cu tranzistoarele invertorului.

Figura 20 Invertor cu trei stări de ieșire a); coordonarea TTL LE cu CMOS LE b).

Potrivirea TTL LE cu CMOS LE se poate face în mai multe moduri:

1) Alimentați CMOS LE cu tensiune joasă (+5 V), la care semnalele TTL LE comută tranzistoarele CMOS LE;

2) Utilizați LE TTL cu un colector deschis, al cărui circuit de ieșire include un rezistor conectat la o sursă suplimentară de tensiune (Figura 20b).

În timpul depozitării și instalării, aveți grijă la electricitatea statică. Prin urmare, în timpul depozitării, bornele microcircuitelor sunt conectate electric între ele. Se instalează cu alimentarea întreruptă, iar utilizarea brățărilor este obligatorie, cu ajutorul cărora corpul electricienilor este conectat la pământ.

LE-urile din seria CMOS sunt utilizate pe scară largă în construcția de dispozitive digitale cu viteză mică și medie, cu costuri reduse. Parametrii unor serii de LE de tip CMOS sunt prezentați în Tabelul 8.

Tabelul 8 Parametrii unor serii de CMOS tip LE

Opțiuni	serie
Opțiuni	176, 561, 564	1554
Tensiunea de alimentare U PIT, IN	3…15	2…6
Tensiuni de ieșire, V:
nivel scăzut U 0 IEȘIRE	<0,05	<0,1
nivel inalt U 1 IEȘIRE	U PIT–0,05	U PIT–0,01
Timp mediu de întârziere a semnalului, ns:
Pentru U PIT=5V	60	3,5
Pentru U PIT=10 V	20	-
Tensiune de interferență admisă, V	0,3 U PIT	-
Consumul de energie în modul static, mW/carcasă	0,1	0,1…0,5
Tensiune de intrare, V	0,5…(U PIT+0,5 V)	0,5…(U PIT+0,5 V)
Curenți de ieșire, mA	1…2,6	>2,4
Consumul de energie la frecvența de comutare f=1 MHz, U PIT=10 V, C n=50 pf, mW/caz	20	-
Frecvența ceasului, MHz	-	150