Mantık cebirinin temel kavramları, mantık devreleri. Mantık Devreleri Çeşitli Mantık Probu Tasarımları

Herhangi bir dijital mikro devre, en basit mantıksal unsurlara dayanarak inşa edilmiştir:

Dijital mantık elemanlarının tasarımına ve işleyişine daha yakından bakalım.

Çevirici

En basit mantık elemanı, giriş sinyalini tam tersi değere değiştiren bir invertördür. Aşağıdaki biçimde yazılmıştır:

çubuğun giriş değerinin üzerinde olduğu ve tersine bir değişikliği ifade ettiği yer. Aynı eylem Tablo 1'de verilenler kullanılarak da yazılabilir. İnverterin tek girişi olduğundan doğruluk tablosu yalnızca iki satırdan oluşur.

Tablo 1. İnvertör mantık elemanının doğruluk tablosu

İçinde	Dışarı
0	1
1	0

Mantıksal bir invertör olarak, bir transistörün (veya alan etkili bir transistör için bir kaynağın) bağlı olduğu basit bir amplifikatör kullanabilirsiniz. İki kutuplu bir n-p-n transistör üzerinde yapılan invertör mantık elemanının şematik diyagramı Şekil 1'de gösterilmektedir.

Şekil 1. En basit mantık invertörünün devresi

Lojik invertör çipleri farklı sinyal yayılma sürelerine sahip olabilir ve farklı yük türlerinde çalışabilir. Bir veya daha fazla transistör üzerinde yapılabilirler. En yaygın mantık elemanları TTL, ESL ve CMOS teknolojileri kullanılarak yapılır. Ancak mantık elemanı devresi ve parametreleri ne olursa olsun hepsi aynı işlevi yerine getirir.

Transistörleri açma özelliklerinin, gerçekleştirilen işlevi engellememesini sağlamak için, mantıksal öğeler için özel semboller - geleneksel grafik sembolleri - tanıtıldı. invertör Şekil 2'de gösterilmektedir.

Şekil 2. Mantıksal bir invertörün grafiksel gösterimi

İnvertörler neredeyse tüm dijital mikro devre serilerinde mevcuttur. Evsel mikro devrelerde invertörler LN harfleriyle gösterilir. Örneğin 1533LN1 yongası 6 invertör içerir. Yabancı mikro devreler, mikro devrenin tipini belirtmek için dijital bir tanım kullanır. İnverter içeren çiplerin bir örneği 74ALS04'tür. Mikro devrenin adı, TTL mikro devreleriyle (74) uyumlu olduğunu, geliştirilmiş düşük güçlü Schottky teknolojisi (ALS) kullanılarak üretildiğini ve invertörler (04) içerdiğini yansıtmaktadır.

Şu anda, bir mantıksal eleman, özellikle bir invertör içeren yüzeye monte mikro devreler (SMD mikro devreleri) daha sık kullanılmaktadır. Bir örnek SN74LVC1G04 çipidir. Mikro devre Texas Instruments (SN) tarafından üretilmiştir, TTL mikro devreleriyle (74) uyumludur, düşük voltajlı CMOS teknolojisi (LVC) kullanılarak üretilmiştir, invertör (04) olan yalnızca bir mantık elemanı (1G) içerir.

Tersine çeviren mantık öğesini incelemek için yaygın olarak bulunan radyo-elektronik öğeleri kullanabilirsiniz. Böylece sıradan anahtarlar veya geçiş anahtarları bir giriş sinyali üreteci olarak kullanılabilir. Doğruluk tablosunu incelemek için, dönüşümlü olarak bir güç kaynağına ve ortak bir kabloya bağlayacağımız normal bir kablo bile kullanabilirsiniz. Düşük voltajlı bir ampul veya akım sınırlayıcı bir ampulle seri olarak bağlanmış bir LED, mantık probu olarak kullanılabilir. Bu basit radyo-elektronik elemanlar kullanılarak uygulanan invertörün mantıksal elemanının çalışmasının şematik bir diyagramı Şekil 3'te gösterilmektedir.

Şekil 3. Lojik invertör çalışma şeması

Şekil 3'te gösterilen dijital mantık öğesinin incelenmesine yönelik diyagram, doğruluk tablosu için verileri görsel olarak elde etmenizi sağlar. Benzer bir çalışma, İnverterin dijital mantık elemanının, giriş sinyalinin gecikme süresi, çıkış sinyali kenarlarının yükselme ve düşme hızı gibi daha eksiksiz özellikleri, bir puls üreteci ve bir darbe üreteci kullanılarak elde edilebilir. osiloskop (tercihen iki kanallı bir osiloskop).

Mantık kapısı "VE"

Bir sonraki en basit mantıksal eleman, "VE" mantıksal çarpma işlemini uygulayan bir devredir:

F(x 1 ,x 2) = x 1 ^x 2

burada ^ sembolü ve mantıksal çarpma işlevini belirtir. Bazen aynı fonksiyon farklı bir biçimde yazılır:

F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .

Aynı eylem Tablo 2'de verilen doğruluk tablosu kullanılarak da yazılabilir. Yukarıdaki formülde iki argüman kullanılır. Dolayısıyla bu fonksiyonu gerçekleştiren mantık elemanının iki girişi bulunmaktadır. "2I" olarak adlandırılmıştır. Mantıksal bir "2I" elemanı için doğruluk tablosu dört satırdan oluşacaktır (2 2 = 4).

Tablo 2. "2I" mantıksal öğesinin doğruluk tablosu

1'de	2'de	Dışarı
0	0	0
0	1	0
1	0	0
1	1	1

Yukarıdaki doğruluk tablosundan görülebileceği gibi, bu mantık elemanının çıkışında aktif bir sinyal, yalnızca X ve Y girişlerinin her ikisinde de aktif bir sinyal olduğunda ortaya çıkar. Yani bu mantıksal unsur gerçekten “VE” işlemini gerçekleştiriyor.

2I mantık elemanının nasıl çalıştığını anlamanın en kolay yolu, Şekil 2'de gösterildiği gibi idealize edilmiş elektronik olarak kontrol edilen anahtarlar üzerine kurulmuş bir devredir. Gösterilen devre şemasında, akım yalnızca her iki anahtar da kapalıyken akacaktır ve dolayısıyla bir birlik seviyesi vardır. çıkışında girişte yalnızca iki üniteyle görünecektir.

Şekil 4. "2I" mantıksal öğesinin şematik diyagramı

Devre şemalarında “2I” mantıksal fonksiyonunu gerçekleştiren bir devrenin koşullu grafik gösterimi Şekil 3'te gösterilmiş olup, bundan sonra “VE” fonksiyonunu gerçekleştiren devreler de tam olarak bu formda gösterilecektir. Bu görüntü, mantıksal çarpma işlevini uygulayan cihazın özel devre şemasına bağlı değildir.

Şekil 5. "2I" mantıksal öğesinin sembolik grafik gösterimi

Üç değişkenin mantıksal çarpımının işlevi aynı şekilde açıklanmaktadır:

F(X 1 ,X 2 ,X 3)=X 1 ^X 2 ^X 3

Doğruluk tablosu zaten sekiz satır içerecektir (2 3 = 4). Üç girişli mantıksal çarpım devresi "3I"nin doğruluk tablosu Tablo 3'te, koşullu grafik gösterimi ise Şekil 4'te verilmiştir. Gösterilen devre prensibine göre oluşturulan "3I" mantıksal elemanının devresinde Şekil 2'de üçüncü bir anahtar eklemeniz gerekecektir.

Tablo 3. "3I" mantıksal fonksiyonunu gerçekleştiren bir devrenin doğruluk tablosu

1'de	2'de	3'te	Dışarı
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Benzer bir doğruluk tablosu, Şekil 3'te gösterilen mantık çevirici çalışma devresine benzer bir 3I mantık elemanı çalışma devresi kullanılarak elde edilebilir.

Şekil 6. "3I" mantıksal işlevini yerine getiren bir devrenin sembolik grafik gösterimi

Mantık öğesi "VEYA"

Bir sonraki en basit mantıksal eleman, "OR" mantıksal toplama işlemini uygulayan bir devredir:

F(x 1 ,x 2) = x 1 Vx 2

burada V sembolü mantıksal toplama fonksiyonunu belirtir. Bazen aynı fonksiyon farklı bir biçimde yazılır:

F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .

Aynı eylem Tablo 4'te verilen doğruluk tablosu kullanılarak da yazılabilir. Yukarıdaki formülde iki argüman kullanılır. Dolayısıyla bu fonksiyonu gerçekleştiren mantık elemanının iki girişi bulunmaktadır. Böyle bir eleman "2OR" olarak adlandırılır. "2OR" elemanı için doğruluk tablosu dört satırdan oluşacaktır (2 2 = 4).

Tablo 4. "2OR" mantıksal öğesinin doğruluk tablosu

1'de	2'de	Dışarı
0	0	0
0	1	1
1	0	1
1	1	1

Ele alınan durumda olduğu gibi, “2OR” şemasını uygulamak için anahtarları kullanacağız. Bu sefer anahtarları paralel bağlayacağız. Doğruluk tablosu 4'ü uygulayan devre Şekil 5'te gösterilmektedir. Yukarıdaki devreden görülebileceği gibi, tuşlardan herhangi biri kapatıldığı anda çıkışında mantıksal bir seviye görünecektir, yani devre doğruluk tablosunu uygular. Tablo 4'te gösterilmiştir.

Şekil 7. 2OR mantık elemanının şematik diyagramı

Mantıksal toplama fonksiyonu çeşitli devre şemaları ile uygulanabildiğinden, Şekil 6'da gösterildiği gibi devre şemalarında bu fonksiyonu belirtmek için özel bir “1” sembolü kullanılmıştır.

Şekil 6. “2OR” fonksiyonunu gerçekleştiren mantıksal elemanın sembolik grafik gösterimi

Son dosya güncelleme tarihi: 29.03.2018

Edebiyat:

"Mantıksal unsurlar" makalesiyle şunu okuyun:

Belleği olmayan herhangi bir mantık devresi tamamen bir doğruluk tablosuyla tanımlanır... Doğruluk tablosunu uygulamak için yalnızca bu satırları dikkate almak yeterlidir...
http://site/digital/SintSxem.php

Kod çözücüler (kod çözücüler), bazı ikili kod türlerini diğerlerine dönüştürmenize olanak tanır. Örneğin...
http://site/digital/DC.php

Çoğu zaman dijital ekipman geliştiricileri tam tersi bir sorunla karşı karşıya kalıyor. Sekizli veya ondalık doğrusal kodu şuna dönüştürmeniz gerekir:
http://site/digital/Coder.php

Çoklayıcılar, birden fazla girişi bir çıkışa bağlamanıza izin veren cihazlardır...
http://site/digital/MS.php

Çoğullama çözücüler cihazlardır... Çoklayıcılardan önemli bir farkı da...
http://site/digital/DMS.php

Mantık devresi bunları birbirine bağlayan anahtarlar ve iletkenlerin yanı sıra bir elektrik sinyalinin beslendiği ve çıkarıldığı giriş ve çıkışlardan oluşan bir cihazın şematik gösterimidir.

Her anahtarın yalnızca iki durumu vardır: kapalı ve açık. X anahtarını, yalnızca X anahtarının kapalı olması ve devrenin akım iletmesi durumunda 1 değerini alan bir mantıksal değişken x ile ilişkilendiririz; eğer anahtar açıksa x sıfırdır.

Akım birinden geçiyorsa, ancak ve ancak diğerinden geçiyorsa (aynı giriş sinyali verildiğinde) iki devrenin eşdeğer olduğu söylenir.

İki eşdeğer devreden daha basit olanı, iletkenlik fonksiyonu daha az sayıda mantıksal işlem veya anahtar içeren devredir.

Anahtarlama devreleri düşünüldüğünde iki ana görev ortaya çıkar: devrenin sentezi ve analizi.

ŞEMANIN SENTEZİ, verilen çalışma koşullarına göre aşağıdaki üç aşamaya indirgenmiştir:

1. bu koşulları yansıtan bir doğruluk tablosu kullanarak bir iletkenlik fonksiyonunun derlenmesi;

2. bu işlevi basitleştirmek;

3. uygun bir diyagram oluşturmak.

ŞEMA ANALİZİ şu anlama gelir:

1. bu fonksiyona dahil olan tüm olası değişken kümeleri için iletkenlik fonksiyonunun değerlerinin belirlenmesi.

2. basitleştirilmiş bir formül elde etmek.

Mantıksal devrelerin inşası

Kural olarak, herhangi bir devrenin yapımı ve hesaplanması çıkışından başlayarak gerçekleştirilir. Diyelim ki bize bir Boolean ifadesi verildi:

F = BA + B A + C B.

Birinci aşama: B A, B A ve C B fonksiyonları giriş değişkenleri olarak dikkate alınarak mantıksal toplama, mantıksal VEYA işlemi gerçekleştirilir:

İkinci aşama: mantıksal AND öğeleri, giriş değişkenleri zaten A, B, C olan OR öğesinin girişlerine ve bunların ters çevrilmelerine bağlanır:

Üçüncü aşama: A ve B inversiyonlarını elde etmek için invertörler ilgili girişlere kurulur:

B 1 pansiyon

Bu yapı şu özelliğe dayanmaktadır: Mantıksal fonksiyonların değerleri yalnızca sıfırlar ve birler olabileceğinden, herhangi bir mantıksal fonksiyon diğer daha karmaşık fonksiyonların argümanları olarak temsil edilebilir. Böylece çıkıştan girişe mantıksal bir devrenin yapımı gerçekleştirilir.

2.1 Temel tanımlar

Yalnızca mantık üzerine kurulu elektronik devrelere kombinasyonel denir. Çıktı veya çıktılar yalnızca girdilerdeki değişkenlerin kombinasyonuna bağlıdır.

Sıralı olarak adlandırılan bellek elemanlarını (örneğin, parmak arası terlik) içeren aynı devrelerin aksine. Sıralı, çünkü çıktı(lar) yalnızca değişkenlerin kombinasyonuna değil aynı zamanda bellek elemanlarının durumuna da (onlara yazma sırası) bağlıdır.

Üç ana mantıksal öğe türü vardır: 1 Bir toplama işlemi (toplayıcı) gerçekleştirin. Ayrılık.

			F = x1 + x2



							F = x1 + x 2 + ... + x n

2 Bir çarpma işlemi gerçekleştirin. Bağlaç.

F = x1 x 2 ... x n



						F = x1 x2

3 Olumsuzlamayı gerçekleştirin.

F=x

Bu işlemleri uygulayan mantıksal öğelere en basit, birkaç basit öğeyi içerenlere ise birleştirilmiş öğeler denir.

Toplama ve çarpmanın mantıksal öğelerinin çoğu olumsuzlamayla gerçekleştirilir. Statik moddaki tipik özellikleri Şekil 2.1'de gösterilmektedir.

U pom+ U pom−

Şekil 2.1 - Olumsuzlamalı mantıksal öğelerin statik özellikleri

U pom + – mantık öğesini kararlı durumdan çıkaran girişim

M'den A noktasındaki aktif bölgenin başlangıcına kadar (bkz. Şekil 2.1).

U pom - N'yi B noktasının aktif bölgesinin dibindeki kararlı durumdan uzaklaştıran bir girişimdir.

U aktif bölgedir, bu bölgedeki çalışma noktası ani hareket eder,

Ve Çoğu mantık elemanının çalışma noktasının bu alanda olması için bir zaman sınırı vardır. İçeride, A ve B noktaları arasında yalnızca radyo amatörleri çalışma noktasını ayarlayabilir.

U pom +, U pom - dijital değerlerine bağlı olarak üç tip mantık devresi ayırt edilir:

- düşük gürültü bağışıklığı (bir voltun 0,3÷0,4 fraksiyonu);

- ortalama gürültü bağışıklığı (0,4÷1 V);

- yüksek gürültü bağışıklığı (1 V'un üzerinde).

İLE yüksek gürültü bağışıklığına sahip devreler arasında diyot mantık devreleri (birkaç kV'a kadar) bulunur; makine mantığı (10÷15 V); tamamlayıcı mantık CMOS (6÷8 V).

Performansa bağlı olarak dört tür vardır:

- Gecikme süresi 5 ns'den az – ultra hızlı;

- 5÷10 ns – yüksek hızlı mantık;

- 10÷50 ns – düşük hız;

- 50 ns'den fazla – yavaş hareket eden mantık devreleri.

Önemli bir parametre güç tüketimidir.

1 Mikrogüç mantık devreleri paket başına bir ila onlarca mikrowatt arasında değişir. Genellikle bu CMOS mantığı (CMOS anahtarlarına bakın) veya enjeksiyon gücüne sahip mantık.

2 Paket başına bir ila onlarca mW arasında ortalama güç tüketimine sahip mantık. Genellikle bu TTL mantığı.

3 Yüksek güç tüketimine sahip mantık (paket başına yüzlerce mW).

Önceden bir eğilim vardı: tüketim ne kadar yüksek olursa hız da o kadar yüksek olur, çünkü çeşitli tiplerdeki transistörlerin elemanları aktif bölgede en hızlı şekilde değişir (bu alanda en yüksek tüketim).

Vurgulamak

– diyot mantık devreleri (en basiti);

– transistör-transistör(TTL mantığı);

– emitöre bağlı lojik (ESL) bir TTL türüdür, fark emitör bağlantılarında, modda ve negatif güç kaynağındadır, dolayısıyla pozitif lojik TTL'nin (+2...5V) aksine lojik negatif olarak da adlandırılır. Bunları birbirine bağlamak ve koordine etmek için PU eşleştirme devreleri kullanılır (seviye dönüştürücüler K500, PU124, PU125, K176 PU1, PU10).

– enjeksiyon gücü ile mantık VE 2 L – bir tür TTL mantığı (I2 – enjeksiyon gücüyle entegre).

– CMOS mantığı bir TTL türüdür ancak farklı iletkenlik türlerindeki UT'lerde bulunur.

– OPTL - (optokuplör bağlantıları, transistör mantığı) galvanik izolasyon sağlar.

– Schottky alan etkili transistörleri kullanan PTS mantığı.

– mantıksal matrisler.

Sıcaklık rezervine göre ayırt edilirler

– sıcaklık aralığına sahip geniş uygulama mikro devreleri-10°С…+70°С

– özel uygulamalar için mikro devreler-60°С… +125°С

Ayrıca giriş sayısı ve yük kapasitesi ile de ayırt edilir

– m'den ona kadar az sayıda girişle

– çok sayıda girdiyle - ondan fazla

– n'nin bire eşit olduğu düşük yük kapasitesi ile.

Yük kapasitesi, tamamen aynı mantık devresinin çıkışına bağlanabilecek benzer mantık devrelerinin sayısını ifade eder. Pasif mantık devreleri düşük yük kapasitesine sahiptir.

– n'den ona kadar ortalama yük kapasitesi ile

– yüksek yük kapasiteli n>10

2.2 Diyot mantık devreleri

Bunlar en basit devrelerdir ve en yüksek gürültü bağışıklığına sahiptirler. Giriş sayısı ortalama 10'a ulaşıyor. Yük genellikle bir elemandır. Bu, yükün tamamen aynı LE olduğu anlamına gelir. Bu devreler pasif olduğundan düşük yük kapasitesi vardır, güç amplifikatörleri yoktur. Birleşik paralel diyot girişleri şarj ve deşarj olan paralel kapasitörlerin birleşimine eşdeğer olduğundan frekans aralığı düşüktür (1 MHz'e kadar). Bu zaman alır ve performansı azaltır.

Şekil 2.2 bir diyot mantık ekleme devresini göstermektedir.

Şekil 2.2 – Diyot mantık ekleme devresi

İki olası durum vardır:

1 Girişler aynı mantık devrelerinin açık çıkışları aracılığıyla toprağa bağlanır. Bu durum bazen tüm girişlerin iletkenler aracılığıyla toprağa bağlanmasına eşdeğer kabul edilir.

2 Diyotları açmak için, seviyesi diyotların ölü bölgesinden birkaç kat daha yüksek olan bir voltajın uygulanması gerekir.

5 V minimum standart voltajdır, ancak diyotlar yüksek voltajlı ise 500 V ve 5 kV olabilir. Bu durumda yük kapasitesi birden fazla olabilir ancak devrelerin tüketimi büyük olur.

Şema aşağıdaki gibi çalışır. X1 girişine bir adı verilen yüksek bir voltaj seviyesinin sağlandığını varsayıyoruz. Bu seviye tamamen aynı mantık devresinin çıkışından veya aynı koşulları simüle eden başka bir yoldan gelmelidir. Ancak bunlardan biri yalnızca X1 girişine beslendiğinden, geri kalan X2...Xn girişlerinin sıfır olması gerekir. Ayrıca aynı mantıksal devrelerin çıkışları tarafından da organize edilmeleri gerekir. En basit durumda bunlar X2...Xn girişlerini toprağa bağlayan iletkenler (atlatma telleri) olabilir. Sonuç olarak, VD1 diyotu açık olacaktır, X1'in yüksek seviyesi VD1'den, bu yüksek seviyenin de tahsis edildiği ve diyot boyunca voltaj düşüşünün çıkarıldığı çıkışa geçer. Onlar. çıktının daha küçük bir yüksek seviyesi olacaktır, ancak buna bir denir. VD2...VDn diyotları bu sırada kapalı olacaktır, X2...Xn girişleri düşük seviyelere sahip olduğundan bariyer kapasitansları paralel bağlanır ve şarj biriktirir.

Şimdi X2 girişine yüksek bir seviye uygularsanız, VD2 açılacak ancak F çıkışının durumu neredeyse hiç değişmeyecektir; yüksek bir seviye kalıyor - bir. Eğer bir tanesi tüm girdilere aynı anda uygulanırsa aynı şey olacaktır. Böylece mantıksal toplama işlemi karşılanmış olur.

Buradaki dualite ilkesi, girişlerdeki ve çıkıştaki düşük seviyelere bir denirse, bu toplama mantık devresinin mantıksal çarpma işlemini gerçekleştirmesidir (bkz. Şekil 2.2).

MANTIK ELEMANLARI

Genel bilgi.

Yukarıda mantıksal fonksiyonların ve onların argümanlarının log.0 ve log.1 değerini aldığı belirtilmişti. Log.0 ve log.1 cihazlarında belirli bir seviyedeki (veya formdaki) bir gerilime karşılık geldiği unutulmamalıdır. En yaygın olarak kullanılanlar log.0 ve log.1'in fiziksel temsilinin iki yöntemidir: potansiyel ve dürtü.

Potansiyel formunda (Şekil 2.1, a ve 2.1, b), log.0 ve log.1'i temsil etmek için iki seviyeli bir voltaj kullanılır: yüksek seviye log.1'e karşılık gelir ( seviye günlüğü.1) ve düşük seviye log.0'a karşılık gelir ( seviye günlüğü.0). Mantıksal büyüklüklerin değerlerini bu şekilde temsil etme yoluna pozitif mantık denir. Log.1'in düşük voltaj seviyesine ve log.0'ın yüksek seviyeye ayarlandığı negatif mantığın kullanılması nispeten nadirdir. Aşağıda aksi belirtilmedikçe yalnızca pozitif mantığı kullanacağız.

Darbe formunda log.1 bir darbenin varlığına karşılık gelir ve mantık 0 bir darbenin yokluğuna karşılık gelir (Şekil 2.1, c).

Potansiyel bir formda sinyale (log.1 veya log.0) karşılık gelen bilgilerin hemen hemen her zaman belirlenebilmesi durumunda, o zaman darbeli bir biçimde voltaj seviyesi ile mantıksal değerin değeri arasındaki yazışmanın kurulduğunu unutmayın. Şekil 2.1'de t = 0, 1, 2,... tamsayılarıyla gösterilen, zamanın belirli ayrık anlarında (saat anları adı verilen)

Mantıksal elemanların genel tanımları.

Ayrık bileşenlere dayalı VE, VEYA, DEĞİL tabanlı mantık kapıları.

diyot elemanı VEYA (montaj)

Diyot tabanlı bir VEYA geçidinin iki veya daha fazla girişi ve bir çıkışı vardır. Öğe, mantıksal niceliklerin hem potansiyel hem de dürtü temsiliyle çalışabilir.

İncirde. Şekil 2.2a, pozitif kutuplu potansiyeller ve darbelerle çalışmak için bir diyot elemanının diyagramını göstermektedir. Negatif mantık ve negatif potansiyeller veya negatif polarite darbeleri kullanıldığında, diyotların polaritesini Şekil 2.2, b'de gösterildiği gibi değiştirmek gerekir.

Şekil 2'deki devrenin çalışmasını ele alalım. 2.2,a. Bir darbe (veya yüksek potansiyel) yalnızca bir girişe etki ediyorsa, bu girişe bağlı diyot açılır ve darbe (veya yüksek potansiyel), açık diyot aracılığıyla direnç R'ye iletilir. Bu durumda, polaritede bir voltaj Devrelerdeki diyotlar R direnci üzerinde oluşturulduğu için geri kalan girişler blokaj voltajına maruz kalır.

pirinç. 2.2.

Mantık 1'e karşılık gelen sinyaller aynı anda birkaç girişte alınırsa, bu sinyallerin seviyeleri kesinlikle eşitse, bu girişlere bağlı tüm diyotlar açılacaktır.

Açık diyotun direnci, R direncinin direnciyle karşılaştırıldığında küçükse, mantık 1 sinyalinin aynı anda kaç girişte aktif olduğuna bakılmaksızın çıkış voltajı seviyesi giriş sinyali seviyesine yakın olacaktır.

Giriş sinyallerinin seviyeleri farklıysa, yalnızca sinyal seviyesi en yüksek olan girişin diyotunun açıldığını unutmayın. R direnci üzerinde, girişlere etki eden voltajların en yükseğine yakın bir voltaj üretilir. Diğer tüm diyotlar kapanır ve düşük sinyal seviyesine sahip kaynakların çıkışla bağlantısı kesilir.

Böylece girişlerden en az birinde lojik 1'in aktif olması durumunda elemanın çıkışında lojik 1'e karşılık gelen bir sinyal üretilir. Bu nedenle eleman ayırma işlemini (OR işlemi) gerçekleştirir.

Çıkış darbesinin şeklini etkileyen faktörleri ele alalım. Elemanın n girişi olsun ve bunlardan biri Rout çıkış direncine sahip bir kaynaktan dikdörtgen bir voltaj darbesi ile beslensin. Bu girişe bağlı diyot açıktır ve düşük bir direnci temsil eder. Ayrı diyotlar kapalıdır, girişlere bağlı kaynakların çıkış dirençleri boyunca p-n bağlantılarının kapasitansları C, elemanın çıkışına paralel olarak bağlanmıştır. Yük ve kurulum kapasitansı C n ile birlikte, paralel R'ye bağlanan bazı eşdeğer kapasitans C eq = C d + (n-1) C d oluşturulur (Şekil 2.3, a).

Girişe bir darbe uygulandığı anda Cec kapasitansı nedeniyle çıkış voltajı aniden artamaz; zaman sabitiyle üstel olarak büyür

(R çıktığından beri< R), стремясь к значению U вх R/(R + R вых).

pirinç. 2.3.

Giriş darbesinin sona erdiği anda, yüklü kapasitör C eq üzerindeki voltaj aniden düşemez; bir zaman sabitiyle üstel olarak azalır (şu anda tüm diyotlar kapalıdır); Çünkü çıkış darbesinin kesme süresi önünün süresinden daha uzundur (Şekil 2.3, b). Bir sonraki darbenin elemanın girişine uygulanmasına, yalnızca önceki darbenin etkisinden kaynaklanan çıkıştaki artık voltajın belirli bir küçük değere düşmesinden sonra izin verilir. Bu nedenle çıkış voltajındaki yavaş bir düşüş, saat aralığının artırılmasını gerektirir ve dolayısıyla performansın düşmesine neden olur.

diyot elemanı VE (eşleştirme devresi)

AND kapısının bir çıkışı ve iki veya daha fazla girişi vardır. AND diyot elemanı hem potansiyel hem de darbe formunda sunulan bilgilerle çalışabilir.

Şekil 2.4a pozitif giriş gerilimleri için kullanılan devreyi göstermektedir. Negatif mantık ve negatif giriş voltajları veya negatif polarite darbeleri kullanıldığında, güç kaynağı voltajının polaritesini ve diyotların polaritesini değiştirmek gerekir (Şekil 2.4b).

pirinç. 2.4.

Şekil 2.4a'daki devrenin girişlerinden birinin log.0 seviyesine karşılık gelen düşük voltaj seviyesine sahip olduğunu varsayalım. Akım, E kaynağından R direncine, açık bir diyota ve düşük giriş voltajı kaynağına kadar olan devrede kapatılacaktır. Açık diyotun direnci düşük olduğundan girişten gelen düşük bir potansiyel, açık diyot üzerinden çıkışa iletilecektir. Yüksek voltaj seviyesine maruz kalan geri kalan girişlere bağlı diyotlar kapalı çıkıyor. Diyota etki eden voltaj, diyotun dışındaki devreyi anottan katoda atlarken voltajların toplanmasıyla belirlenebilir. Bu bypass ile diyot üzerindeki voltaj U d = U out - U in'e eşittir. Bu nedenle, diyotların anotlarına uygulanan çıkış voltajı onlar için pozitiftir ve diyotları açma eğilimindedir; katoda uygulanan giriş voltajı negatiftir ve diyotun kapanmasına neden olur. Ve eğer dışarı çıkarsan< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.

Böylece, eğer girişlerden en az biri düşük seviyeli bir gerilime (log.0) sahipse, elemanın çıkışında düşük seviyeli bir gerilim (log.0) üretilir.

Tüm girişlerde (log.1) yüksek gerilim çalışsın. Anlam bakımından biraz farklılık gösterebilirler. Bu durumda girişe daha düşük voltajla bağlanan diyot açık olacaktır. Bu voltaj diyot aracılığıyla çıkışa iletilecektir. Kalan diyotlar pratik olarak kapalı olacaktır. Çıkış voltajı yüksek bir seviyeye (log.1) ayarlanacaktır.

Sonuç olarak, elemanın çıkışında mantıksal 1 seviyeli bir voltaj, ancak ve ancak tüm girişlerde mantıksal 1 seviyeli bir voltajın çalışması durumunda ayarlanır. Böylece elemanın mantıksal AND işlemini gerçekleştirmesini sağlıyoruz.

Çıkış darbesinin şeklini ele alalım (Şekil 2.5).

Çıkışa, yükün, kurulumun ve kapalı diyotların kapasitanslarını içeren eşdeğer bir kapasitif elemanın (Ceq) bağlı olduğunu varsayacağız. Tüm girişlere aynı anda bir voltaj darbesi uygulandığında, C eq'deki (elemanın çıkışındaki) voltaj aniden artamaz. Başlangıçta tüm diyotlar, diyotlar için negatif olan giriş voltajları tarafından kapatılır. Bu nedenle giriş sinyali kaynaklarının C eq ile bağlantısı kesilecektir. Kondansatör C eq, E kaynağından R direnci aracılığıyla şarj edilir. Kondansatördeki (ve dolayısıyla elemanın çıkışındaki) voltaj, bir zaman sabitiyle üstel olarak artar (Şekil 2.5b). uout'un minimum giriş voltajını aştığı anda ilgili diyot açılacak ve uin'in büyümesi duracaktır. Daha önce C eq yoluyla kapatılan E kaynağından gelen akım, açık diyot devresine anahtarlanır.

pirinç. 2.5.

Giriş darbeleri sona erdiği anda, tüm diyotlar kendileri için pozitif bir voltajla açılır. Açık diyotlar ve giriş sinyali kaynaklarının düşük çıkış dirençleri yoluyla nispeten hızlı bir C eq deşarjı meydana gelir. Çıkış voltajı küçük bir zaman sabitiyle üstel olarak azalır.

OR ve AND diyot elemanlarının çıkış darbelerinin şekillerinin karşılaştırılması, OR elemanında darbenin kesilmesinin daha geniş olduğunu ve AND elemanında ön kısmının daha geniş olduğunu gösterir.

transistör elemanı DEĞİL (invertör)

pirinç. 2.6.

İşlem, Şekil 2'de gösterilen anahtar eleman tarafından gerçekleştirilemez. 2.6,a. Bu elemanın DEĞİL işlemini yalnızca mantıksal değerlerin temsilinin potansiyel biçiminde gerçekleştirdiği unutulmamalıdır. Giriş sinyali seviyesi log.0'a karşılık gelen düşük olduğunda, transistör kapatılır ve çıkışında yüksek seviyeli bir E voltajı (log1) ayarlanır. Ve tam tersi, yüksek bir giriş voltajı seviyesinde (log.1 seviyesi), transistör doyurulur ve çıkışında (log.0 seviyesi) sıfıra yakın bir voltaj ayarlanır. Giriş ve çıkış gerilimlerinin grafikleri Şekil 2'de sunulmaktadır. 2.6, b.

AND-NOT temelinin integral mantıksal öğeleri ve bunların parametreleri.

İntegral mantık elemanları, mantıksal büyüklükleri temsil etmenin potansiyel biçiminde kullanılır.

DTL tipi VE-DEĞİL entegre bir elemanın şeması Şekil 2'de gösterilmektedir. 2.7. Bir eleman seri bağlı iki fonksiyonel parçaya bölünebilir. Giriş miktarları diyot VE geçit olan kısma beslenir.Elemanın transistör üzerinde yapılan ikinci kısmı bir invertördür (DEĞİL işlemini gerçekleştirir). Böylece eleman, VE ve DEĞİL mantıksal işlemlerini sırayla gerçekleştirir ve dolayısıyla bir bütün olarak mantıksal VE-DEĞİL işlemini uygular.

Elemanın tüm girişlerinde yüksek seviyeli bir voltaj (log.1) çalışıyorsa, devrenin ilk kısmının çıkışında (A noktasında) yüksek seviyeli bir voltaj üretilir. Bu voltaj VD diyotlar aracılığıyla doyma modundaki transistörün girişine iletilir; elemanın çıkışında voltaj düşüktür (log 0).

pirinç. 2.7.

Girişlerden en az biri düşük seviyeli bir voltaja (log.0) sahipse, A noktasında düşük seviyeli bir voltaj (sıfıra yakın) oluşur, transistör kapatılır ve yüksek seviyeli bir voltaj (log.1) ) elemanın çıkışındadır. Diyot elemanının VE entegre versiyondaki çalışması, yukarıda tartışılan aynı elemanın ayrı bileşenler üzerindeki çalışmasından farklıdır, çünkü mantık 1 tüm girişlere aynı anda uygulandığında tüm diyotlar kapalı hale gelir. Bu sayede log.1'e giriş gerilimini sağlayan kaynaktan gelen akım tüketimi çok küçük bir değere iner.

Elemanın invertör kısmının çalışmasına daha yakından bakalım. Öncelikle entegre devre transistörlerinin bazı özelliklerine değinelim. Mikro devreler n-p-n tipi silikon transistörler kullanır (bu durumda, kollektör besleme voltajı pozitif bir polariteye sahiptir ve baz ile verici arasında pozitif bir voltaj olduğunda transistör açılır). İncirde. Şekil 2.8 aktif modda kolektör akımının baz ve emitör arasındaki gerilime olan tipik bağımlılığını göstermektedir. Bu özelliğin özelliği, transistörün pratik olarak baz voltajın nispeten yüksek değerlerinde (genellikle 0,6 V'u aşan) açılmaya başlamasıdır. Bu özellik, baz önyargı kaynakları olmadan yapmanıza olanak tanır, çünkü bir voltun onda biri tabanındaki pozitif voltajlarda bile transistör pratik olarak kapalıdır. Son olarak, mikro devre transistörünün bir başka özelliği de doyma modunda toplayıcı ile verici arasındaki voltajın nispeten yüksek olmasıdır (0,4 V veya daha yüksek olabilir).

pirinç. 2.8.

Bir mantıksal elemanın girişlerine gelen sinyaller, benzer elemanların çıkışlarından sağlansın. Log.1 voltajını 2,6 V'a, log.0 voltajını 0,6 V'a, açık diyotlardaki voltajı ve doymuş transistörün baz emitör voltajını 0,8 V'a eşitleyelim.

Tüm girişlere 2,6 V'luk bir voltaj (log 1 seviyesi) uygulandığında (bkz. Şekil 2.7), girişlerdeki diyotlar kapanır, E1 kaynağından R1 direncine kadar olan akım, VD diyotları tabana geçer Transistörün doyum moduna ayarlanması. Elemanın çıkışında 0,6 V'luk (log seviyesi 0) düşük seviyeli bir voltaj üretilir. U A voltajı, VD diyotları üzerindeki voltajların ve U BE voltajının toplamına eşittir: 3 · 0,8 = 2,4 V. Bu nedenle, giriş diyotları 0,2 V ters voltaj altındadır.

Girişlerden en az biri 0,6 V'lik düşük seviyeli bir voltajla beslenirse (log seviyesi 0), o zaman E1 kaynağından gelen akım, R1 direnci, açık giriş diyotu ve giriş sinyali kaynağı aracılığıyla kapatılır. Bu durumda U A = 0,8 + 0,6 = 1,4 V. Bu voltajda, VD diyotlarının sağladığı öngerilim nedeniyle transistör kapanır (bu diyotlara denir) önyargı diyotları). E1 kaynağından gelen, direnç R1, diyotlar VD ve direnç R2 boyunca akan akım, U A'ya yakın ön diyotlarda bir voltaj düşüşü yaratır. U BE voltajı pozitiftir, ancak 0,6 V'tan önemli ölçüde düşüktür ve transistör kapalı.

Diyot-transistör mantığının (DTL) VE-DEĞİL öğesi

Şekil 2.9'da gösterilen elemanın temel devresi, yukarıda tartışılan DTL elemanının devresi gibi, seri bağlı iki fonksiyonel parçadan oluşur: AND işlemini gerçekleştiren bir devre ve bir invertör devresi. TTL elemanındaki AND devresinin yapısının ayırt edici bir özelliği, DTL devresinin bir grup giriş diyotunun yerine bir çok yayıcı transistör MT kullanmasıdır. MT'nin yayıcı bağlantıları giriş diyotları görevi görür ve kollektör bağlantısı, eleman devresinin ters çeviren kısmının transistör taban devresinde bir ön diyot görevi görür.

MT'nin çalışma prensibi göz önüne alındığında, Şekil 2.9, b'de gösterildiği gibi, birleşik tabanlara ve toplayıcılara sahip ayrı transistörlerden oluştuğu düşünülebilir.

pirinç. 2.9

Elemanın tüm girişlerine lojik 1 seviyeli gerilim (3,2 V) uygulansın. Potansiyellerin devrenin ayrı noktalarındaki olası dağılımı Şekil 2.10a'da gösterilmektedir. Verici bağlantı noktaları MT'nin ters yönlü olduğu ortaya çıkıyor (yayıcı potansiyeller baz potansiyellerden daha yüksek), kollektör bağlantısı MT ise tam tersine ileri yönde eğimli (kollektör potansiyeli taban potansiyelinden daha düşük). Böylece MT, ters anahtarlamayla aktif modda çalışan transistörler tarafından temsil edilebilir (bu tür anahtarlamada, verici ve toplayıcı rol değiştirir). Çoklu emitörlü transistör, ters bağlantıdaki kazancı birden çok daha az olacak şekilde tasarlanmıştır. Bu nedenle, yayıcılar giriş sinyali kaynaklarından küçük bir akım alırlar (kapalı giriş diyotlarından geçen bu akımın neredeyse sıfır olduğu DTL elemanlarından farklı olarak). Baz akımı MT, kolektör bağlantısından transistör VT'nin tabanına akar ve ikincisini doygunluk modunda tutar. Çıkış voltajı düşük bir seviyeye (log.0) ayarlanmıştır.

pirinç. 2.10.

Devrenin başka bir durumunu ele alalım. Girişlerden en az birinin voltaj seviyesi log.0 olsun. Ortaya çıkan potansiyel dağılımı Şekil 2.10b'de gösterilmektedir. MT baz potansiyeli emitör ve toplayıcı potansiyelinden daha yüksektir. Sonuç olarak, hem verici hem de toplayıcı bağlantı noktaları ileri yönlüdür ve MT doyum modundadır. MT'nin tüm taban akımı yayıcı bağlantı noktaları aracılığıyla kapatılır. Verici ile toplayıcı arasındaki voltaj sıfıra yakındır ve yayıcıya etki eden düşük voltaj seviyesi MT üzerinden transistör VT'nin tabanına iletilir. Transistör VT kapalı, çıkış voltajı seviyesi yüksek (log seviyesi 1). Bu durumda, MT'nin neredeyse tüm taban akımı, MT'nin ileri taraflı emitör bağlantısı yoluyla kapatılır.

Entegre mantık elemanlarının temel parametreleri

Ana parametrelere ve bunları iyileştirmenin yollarına bakalım.

Giriş havuzlama faktörü Mantıksal değişkenleri sağlamayı amaçlayan öğe girişlerinin sayısını belirler. Giriş birleştirme katsayısı büyük olan bir öğe daha geniş mantıksal yeteneklere sahiptir.

Yükleme kapasitesi (veya çıkış yayılma oranı) belirli bir elemanın çıkışına bağlanabilecek benzer elemanların giriş sayısını belirler. Elemanların yük kapasitesi ne kadar yüksek olursa, dijital bir cihaz oluştururken o kadar az elemana ihtiyaç duyulabilir.

DTL ve TTL'deki yük kapasitesini arttırmak için ters çevirme kısmının karmaşık bir devresi kullanılır. Karmaşık bir invertörün varyantlarından birine sahip bir elemanın şeması, Şekil 2.11'de gösterilmektedir.

pirinç. 2.11

Şekil 2.11a etkinleştirilmiş öğe modunu göstermektedir. Tüm girişlerin mantık seviyesi voltajı 1 ise, direnç R1'den akan tüm akım, transistör VT2'nin tabanına beslenir. Transistör VT2 açılır ve doyum moduna geçer. Transistör VT2'nin yayıcı akımı, transistör VT5'in tabanına akar ve bu transistörü açık tutar. Transistörler VT3 ve VT4 kapalıdır, çünkü her birinin verici bağlantı noktasına transistörleri açmak için yeterli olmayan 0,3 V'luk bir voltaj uygulanır.

İncirde. 2.11b, kapatılan elemanın modunu gösterir. Girişlerden en az birinin voltaj seviyesi log.0 ise, R1 direncinin akımı tamamen giriş devresine geçer. Transistörler VT2 ve VT5 kapalı, çıkış voltajı log.1 seviyesinde. Transistörler VT3, VT4, girişi direnç R2 üzerinden akımla beslenen ve geçici VT4'ün verici akımı yüke güç veren iki seri bağlı emitör takipçisinde çalışır.

Basit invertörlü eleman kapatıldığında, yüksek dirençli bir kolektör direnci Rк aracılığıyla güç kaynağından yüke akım sağlanır (bkz. Şekil 2.11b). Bu direnç yükteki maksimum akım değerini sınırlar (yük akımı arttıkça Rk üzerindeki gerilim düşümü artar, çıkış gerilimi düşer). Karmaşık invertörlü bir elemanda, yayıcı takipçi devresinde çalışan transistör VT4'ün yayıcı akımı yüke beslenir. Verici takipçisinin çıkış direnci küçük olduğundan, çıkış voltajı yük akımına daha az bağımlıdır ve yük akımının büyük değerlerine izin verilir.

Verimmantıksal elemanlar mantıksal elemanların en önemli parametrelerinden biridir; elemanın girişinden çıkışına sinyal yayılımındaki gecikme ile tahmin edilir.

Şekil 2.12 mantıksal elemanın (inverter) giriş ve çıkış sinyallerinin şeklini göstermektedir: t 1,0 3 - eleman çıkışını durum 1'den durum 0'a değiştirmek için gecikme süresi; t 0,1 3 - 0 durumundan 1 durumuna geçiş gecikmesi.Şekilden de görülebileceği gibi gecikme süresi log.0 ve log.1 seviyeleri arasında ortalaması alınan bir seviyede ölçülür. Ortalama sinyal yayılma gecikmesi t з av = 0,5 (t 0,1 3 + t 1,0 3). Bu parametre karmaşık mantık devrelerinde sinyallerin yayılma gecikmesinin hesaplanmasında kullanılır.

pirinç. 2.12

Mantıksal bir unsurun performansını etkileyen faktörleri ve performansı artırma yöntemlerini ele alalım.

Elemandaki transistörlerin anahtarlama hızını arttırmak için, daha yüksek frekanslı transistörlerin kullanılması ve transistörlerin temel devrede büyük kontrol akımlarıyla anahtarlanması gerekir; transistörlerin doymuş çalışma modunun kullanılmasıyla gecikme süresinde önemli bir azalma elde edilir (bu durumda, transistörler kapatıldığında azınlık taşıyıcıların tabanda emilmesi için gereken süre ortadan kaldırılır).

pirinç. 2.13

Bu süreç aşağıdaki yöntemlerle hızlandırılabilir:

· R'de bir azalma (ve dolayısıyla zaman sabitinde bir azalma); ancak aynı zamanda güç kaynağından tüketilen akım ve güç de artar;

· elemanda küçük voltaj düşüşlerinin kullanılması;

· çıkışta yük kapasitansının etkisini azaltan bir emitör takipçi elemanının kullanılması.

Aşağıda yayıcı-bağlantılı mantığın mantıksal elemanlarını açıklarken, elemanların hızını arttırmak için bu yöntemlerin kullanımı gösterilmektedir.

pirinç. 2.13

Gürültü bağışıklığı elemanın çalışmasını aksatmayacak maksimum parazit değeri ile belirlenir.

Gürültü bağışıklığını niceliksel olarak değerlendirmek için sözde kullanacağız. aktarım karakteristiği mantıksal eleman (invertör). Şekil 2.14 bu özelliğin tipik bir biçimini göstermektedir.

pirinç. 2.14

Transfer karakteristiği, çıkış voltajının girişe bağımlılığıdır. Bunu elde etmek için, mantık elemanının tüm girişlerini bağlamak ve çıkış voltajını değiştirerek karşılık gelen çıkış voltajı değerlerini işaretlemek gerekir.

Giriş voltajı sıfırdan log.0 U 0 p eşik seviyesine yükseldikçe, çıkış voltajı log.1 U 1 min seviyesinden düşer. Girdideki daha fazla bir artış, çıktıda keskin bir düşüşe yol açar. Eşik seviyesini aşan büyük giriş voltajı değerlerinde log.1 U 0 max. Bu nedenle, elemanın statik (sabit) modda normal çalışması sırasında, giriş gerilimleri U 0 p kabul edilemez< u вх

Kabul edilebilir gürültü, giriş voltajına bindirildiğinde onu kabul edilemez U 0 p bölgesine getirmeyecek olan gürültü olarak kabul edilir.< u вх

Verici-bağlantılı mantık kapısı

Emitör-bağlantılı mantığın entegre bir elemanının tipik bir devresi Şekil 2'de gösterilmektedir. 2.15.

pirinç. 2.15.

Transistörler VT 0, VT 1, VT 2, VT 3, akım anahtar devresinde, transistörler VT 4, VT 5 - çıkış yayıcı takipçilerinde çalışır. Diyagram, girişe log.1 voltaj seviyesi uygulandığında çeşitli noktalardaki potansiyel değerleri gösterir; Aynı noktaların potansiyellerinin değerleri, elemanın tüm girişlerine log.0 voltaj seviyesinin uygulandığı durum için parantez içine alınmıştır. Bu potansiyellerin değerleri aşağıdaki seviyelere karşılık gelir:

· güç kaynağı voltajı Ek = 5 V;

· mantık seviyesi 1 U 1 = 4,3 V;

· mantık seviyesi 1 U 0 = 3,5 V;

· açık transistör U'nun tabanı ile vericisi arasındaki voltaj = 0,7 V olacaktır.

Entegre mantıksal ESL elemanının çalışma prensibini ele alalım (bkz. Şekil 2.15).

In 1'e U 1 = 4,3 V gerilimi uygulansın. Transistör VT 1 açık; bu transistörün emitör akımı, R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V direnci boyunca bir voltaj düşüşü yaratır; kolektör akımı, Rk1 direnci üzerinde U Rк1 = 0,8 V voltajı oluşturur; transistörün kollektöründeki voltaj U b = E k - U Rk1 = 5 - 0,8 = 4,2 V.

Transistör VT 0 U'nun tabanı ile vericisi arasındaki voltaj VT0 = U - U a = 3,9 - 3,6 = 0,3 V; bu voltaj transistör VT 0'ı açmak için yeterli değil. Bu nedenle, VT 1, VT 2, VT 3 transistörlerinden herhangi birinin açık durumu, transistör VT 0'ın kapalı durumuna yol açar. Direnç R k2'den geçen akım çok küçüktür (yalnızca transistör VT 5'in temel akımı akar) ve kolektör VT 0'daki voltaj.

Mantıksal unsurun başka bir durumunu ele alalım. Tüm girişlerde log.0 U 0 = 3,5 V voltajının etkili olmasına izin verin.Bu durumda, transistör VT 0 açık olarak ortaya çıkar (yayıcıları birleştirilen tüm transistörlerden tabanında daha yüksek gerilime sahip olan açılır) ); U a = U - U be = 3,9 - 0,7 = 3,2 V; VT 1, VT 2, VT 3 transistörlerinin tabanı ile emitörü arasındaki voltaj U'ya eşittir, VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 V ve bu transistörler kapalıdır; Ub = 5 V; U = 4,2 V.

B ve c noktalarından gelen voltajlar, emitör tekrarlayıcılar aracılığıyla elemanın çıkışlarına iletilir; bu durumda gerilim seviyesi U = 0,7 V kadar azalır. Çıkışlardaki gerilimlerin U 1 (4,3 V) veya U 0 (3,5 V) değerine eşit olmasına dikkat edelim.

Elemanın çıkışlarında hangi mantıksal fonksiyonun oluştuğunu bulalım.

Çıkış 2 noktasında ve noktasında, transistör VT 0 açık olduğunda düşük seviyeli bir voltaj üretilir; x 1 = 0, x 2 = 0, x 3 = 0 olması durumunda. Giriş değişken değerlerinin diğer herhangi bir kombinasyonu için, transistör VT 0 kapatılır ve Out 2'de yüksek seviyeli bir voltaj üretilir. Bundan, Çıkış 2'de x 1 Vx 1 Vx 1 değişkenlerinin bir ayrımının oluştuğu sonucu çıkar. OR-NOT fonksiyonu Out 1'de oluşturulur.

Bu nedenle mantık kapısı NOR ve OR işlemlerini gerçekleştirir.

ESL mikro devrelerinde g noktası ortak yapılır ve d noktası -5V voltajlı bir güç kaynağına bağlanır. Bu durumda devrenin tüm noktalarının potansiyelleri 5 V'a düşürülür.

Dikkate alınan mantıksal eleman, en hızlı hareket eden elemanlar sınıfına aittir (kısa sinyal yayılım gecikme süresi), aşağıdaki faktörlerle sağlanır: açık transistörler aktif moddadır (doygunluk modunda değil); çıkışlarda verici takipçilerinin kullanılması, çıkışlara bağlı kapasitörlerin yeniden şarj edilmesi sürecini hızlandırır; transistörler, transistörlerin frekans özelliklerini iyileştiren ve anahtarlama işlemini hızlandıran ortak bir temel anahtarlama devresine göre bağlanır; U 1 -U 0 = 0,8 V mantıksal seviyelerindeki fark küçük olacak şekilde seçilmiştir (ancak bu, elemanın nispeten düşük gürültü bağışıklığına yol açar).

MOS transistörlerini temel alan mantık öğeleri

pirinç. 2.16

İncirde. Şekil 2.16, n tipi indüklenmiş bir kanala (n MIS teknolojisi olarak adlandırılan) sahip bir mantık elemanının diyagramını göstermektedir. Ana transistörler VT 1 ve VT 2 seri olarak bağlanır, transistör VT 3 yük görevi görür. Elemanın her iki girişine de yüksek voltaj U1 uygulandığında (x 1 = 1, x 2 = 1), hem transistörler VT 1 hem de VT 2 açıktır ve çıkışta düşük voltaj U 0 ayarlanır. Diğer tüm durumlarda, VT 1 veya VT 2 transistörlerinden en az biri kapalıdır ve çıkışta U1 voltajı ayarlanır. Böylece eleman mantıksal VE-DEĞİL fonksiyonunu yerine getirir.

pirinç. 2.17

İncirde. Şekil 2.17 OR-NOT elemanının diyagramını göstermektedir. Girişlerden en az birinin yüksek voltajı U1 varsa, ana transistörlerden VT 1 ve VT 2'yi açarsa, çıkışında düşük bir voltaj U 0 ayarlanır.

pirinç. 2.18

Şekil 2'de gösterilmiştir. 2.18 diyagramı KMDP teknolojisinin NOR-NOT öğesinin bir diyagramıdır. İçinde VT 1 ve VT 2 transistörleri ana, VT 3 ve VT 4 transistörleri ise yük olanlardır. Yüksek voltajın U 1 olmasına izin verin. Bu durumda, transistör VT 2 açıktır, transistör VT 4 kapalıdır ve diğer girişteki voltaj seviyesine ve kalan transistörlerin durumuna bakılmaksızın çıkışta düşük bir voltaj U 0 ayarlanır. Öğe mantıksal OR-NOT işlemini uygular.

CMPD devresi, güç kaynaklarından gelen çok düşük akım tüketimi (ve dolayısıyla güç) ile karakterize edilir.

İntegral enjeksiyon mantığının mantık öğeleri

pirinç. 2.19

İncirde. Şekil 2.19 integral enjeksiyon mantığının (I 2 L) mantıksal öğesinin topolojisini göstermektedir. Böyle bir yapı oluşturmak için, n-tipi iletkenliğe sahip silikonda iki difüzyon aşaması gereklidir: birinci aşamada p 1 ve p 2 bölgeleri oluşturulur ve ikinci aşamada n 2 bölgeleri oluşturulur.

Öğe p 1 -n 1 -p 2 -n 1 yapısına sahiptir. Böyle bir dört katmanlı yapıyı, iki geleneksel üç katmanlı transistör yapısının bir bağlantısı olarak hayal ederek düşünmek uygundur:

P 1 - N 1 - P 2 N 1 - P 2 - N 1

Bu gösterime karşılık gelen diyagram, Şekil 2.20, a'da gösterilmektedir. Elemanın çalışmasını bu şemaya göre ele alalım.

pirinç. 2.20

N 1 -p 2 -n 1 tipi bir yapıya sahip transistör VT 2, birkaç çıkışlı bir invertörün işlevlerini yerine getirir (her kolektör, açık kollektör devresine göre bir elemanın ayrı bir çıkışını oluşturur).

Transistör VT 2, adı verildi enjektör p 1 -n 1 -p 2 gibi bir yapıya sahiptir. Bu transistörlerin alanı n1 ortak olduğundan, transistör VT 2'nin vericisi, transistör VT 1'in tabanına bağlanmalıdır; ortak bir p2 alanının varlığı, transistör VT 2'nin tabanını transistör VT 1'in toplayıcısına bağlama ihtiyacına yol açar. Bu, Şekil 2.20a'da gösterilen transistörler VT 1 ve VT 2 arasında bir bağlantı oluşturur.

Transistör VT 1'in emitörü pozitif bir potansiyele sahip olduğundan ve taban sıfır potansiyelde olduğundan, emitör bağlantısı ileri yönlüdür ve transistör açıktır.

Bu transistörün kolektör akımı, transistör VT 3 (önceki elemanın invertörü) veya transistör VT 2'nin verici bağlantısı aracılığıyla kapatılabilir.

Önceki mantıksal eleman açık durumdaysa (transistör VT 3 açık), o zaman bu elemanın girişinde, VT 2 temelinde hareket ederek bu transistörü kapalı durumda tutan düşük bir voltaj seviyesi vardır. Enjektör akımı VT 1, transistör VT 3 aracılığıyla kapatılır. Önceki mantık elemanı kapatıldığında (transistör VT 3 kapalı), enjektör VT 1'in toplayıcı akımı, transistör VT 2'nin tabanına akar ve bu transistör açık duruma ayarlayın.

Böylece, VT 3 kapalıyken, transistör VT 2 açıktır ve tersine, VT 3 açıkken transistör VT 2 kapalıdır. Elemanın açık durumu log.0 durumuna, kapalı durumu ise log.1 durumuna karşılık gelir.

Enjektör bir doğru akım kaynağıdır (bir grup eleman için ortak olabilir). Çoğunlukla, Şekil 2'de gösterilen bir elemanın geleneksel grafik gösterimini kullanırlar. 2.21, b.

İncirde. Şekil 2.21a OR-NOT işlemini uygulayan bir devreyi göstermektedir. Eleman toplayıcıların bağlantısı, sözde çalışmaya karşılık gelir. kurulum ben. Aslında elemanlardan en az birinin açık durumda (log.0 durumu) olması yeterlidir, daha sonra bir sonraki elemanın enjektör akımı açık invertör üzerinden kapatılacak ve düşük log.0 seviyesi oluşturulacaktır. elemanların birleşik çıktısı. Sonuç olarak, bu çıktıda x 1 · x 2 mantıksal ifadesine karşılık gelen bir değer oluşturulur. Buna de Morgan dönüşümünün uygulanması x 1 · x 2 = ifadesine yol açar. Bu nedenle, elemanların bu bağlantısı gerçekten OR-NOT işlemini uygular.

pirinç. 2.21

Mantık elemanları VE 2 L aşağıdaki avantajlara sahiptir:

· yüksek derecede entegrasyon sağlamak; I 2 L devrelerinin imalatında, bipolar transistörler üzerindeki entegre devrelerin üretiminde olduğu gibi aynı teknolojik süreçler kullanılır, ancak teknolojik işlem sayısı ve gerekli fotoğraf maskeleri daha azdır;

· azaltılmış bir voltaj kullanılır (yaklaşık 1V);

· geniş bir performans aralığında güç alışverişi yapma yeteneği sağlamak (güç tüketimi birkaç büyüklük sırasına göre değiştirilebilir, bu da buna bağlı olarak performansta bir değişikliğe yol açacaktır);

· TTL unsurlarıyla iyi uyum içindedir.

İncirde. Şekil 2.21b, I 2 L elemanlarından TTL elemanına geçişin diyagramını göstermektedir.

- Giriş toplama katsayısı K yaklaşık- mantıksal fonksiyonun uygulandığı girişlerin sayısı.

- Çıkış yayılma faktörü K kere aynı serideki cihazların kaç mantıksal girişinin aynı anda belirli bir mantıksal elemanın çıkışına bağlanabileceğini gösterir.

- Verim LE boyunca sinyal yayılımının gecikme süresi ile karakterize edilir ve giriş ve çıkış sinyallerinin zamana karşı grafiklerinden belirlenir (Şekil 10). LE açıldığında sinyal yayılma gecikme süresinde bir fark var T 1,0 z.r., kapatıldığında sinyal gecikme süresi T 0,1 z.r. ve ortalama yayılma gecikme süresi T 1,0 z.r. evlenmek..

Şekil 10 LE sinyalinin yayılma gecikme süresini belirlemek için

Ortalama sinyal yayılım gecikme süresi, mantık elemanı açılıp kapatıldığında sinyal yayılım gecikme sürelerinin toplamının yarısına eşit bir zaman aralığıdır:

t sağlık evlenmek= (T 1,0 z.r.+ T 0,1 z.r.)/2

- Yüksek U voltajı 1 ve düşük U 0 seviyeler(giriş sen 1 giriş ve hafta sonları sen 0 dışarı) ve izin verilen istikrarsızlıkları. Altında sen 1 ve sen 0 “Log.1” ve “Log.0” nominal voltaj değerlerini anlayın; istikrarsızlık göreceli birimler veya yüzde olarak ifade edilir.

- Eşik voltajları yüksek U 1 gözenekler ve düşük U 0 gözenek seviyeleri. Eşik voltajının en küçük olduğu anlaşılmaktadır ( sen 1 o zamandan beri) veya en büyük ( sen 0 o zamandan beri) mantıksal öğenin başka bir duruma geçişinin başladığı karşılık gelen seviyelerin değeri. Bu parametreler, ilgili serinin parametrelerinin çalışma sıcaklığı aralığındaki dağılımı dikkate alınarak belirlenir; referans kitapları genellikle bir ortalama değer verir U POR.

- Giriş akımları I 0 içinde, ben 1 giriş sırasıyla düşük ve yüksek seviyelerdeki giriş voltajlarında.

- Gürültü bağışıklığı. Statik gürültü bağışıklığı, çalışma sıcaklığı aralığındaki parametrelerin dağılımı dikkate alınarak, eşik değerine göre çıkış ve giriş sinyallerinin değerleri arasındaki minimum fark olarak mantık elemanının transfer özelliklerine göre değerlendirilir:

sen-POM = sen 1 dışarı.min – U POR

sen+ POM = U POR – U 0 dışarı.dak

Referans verileri genellikle kabul edilebilir çalışma koşulları altında LE'yi değiştirmeyen izin verilen bir girişim değeri sağlar.

- Güç tüketimi P ter veya mevcut tüketim I ter.

- Enerjiyi değiştirme- tek bir anahtarın gerçekleştirilmesi için harcanan iş. Bu, farklı seri ve teknolojilerdeki mikro devreleri karşılaştırmak için kullanılan ayrılmaz bir parametredir. Güç tüketimi ile ortalama sinyal yayılım gecikme süresinin çarpımı olarak bulunur.

3.2 Transistör-transistör mantığı

Transistör-transistör mantığı (TTL) elemanları, orta ve yüksek hızlı mikro devrelerin temelini oluşturur. Farklı parametrelere sahip çeşitli şema çeşitleri geliştirilmiş ve kullanılmaktadır.

Şekil 11 Basit a) ve karmaşık b) invertörlü NAND mantık elemanları

3.2.1 Basit invertörlü TTL NAND öğesi

Böyle bir eleman, mantıksal AND işlemini gerçekleştiren çok yayıcı bir transistör VT1'i (Şekil 11,a) ve NOT işlemini uygulayan bir transistör VT2'yi içerir.

Çok yayıcı transistör (MET) TTL'nin temelidir. Girişlerde bir devre varsa, ör. MET sinyal yayıcılar sen 0 =U CE.us Verici bağlantıları ileri yönlüdür ve VT1'den önemli bir baz akımı akar ben B 1 =(E–U BE.us –U CE.us)/RB Transistörün doyum modunda olması için yeterlidir. Bu durumda kollektör-verici gerilimi VT 1 U CE.us=0,2 V. Transistör VT2'nin tabanındaki voltaj şuna eşittir: sen 0 +U CE.us=2U CE.us<U BE.us ve transistör VT2 kapalıdır. Devrenin çıkışındaki voltaj “1” mantıksal seviyesine karşılık gelir. Girişlerden en az birindeki sinyal şuna eşit olduğu sürece devre bu durumda olacaktır: sen 0 .

Giriş voltajı bu seviyeden artırılırsa sen Tüm girişlerde aynı anda veya girişlerden birinde 0, geri kalan girişlere mantıksal “1” sinyali uygulanması koşuluyla, tabandaki giriş voltajı artar ve U b=Sen içeridesin+U CE.us=U BE.us ve transistör VT2 açılacaktır. Sonuç olarak, güç kaynağından direnç aracılığıyla akacak olan temel akım VT2 artacaktır. Rb hem kolektör bağlantısı VT1 hem de transistör VT2 doyum moduna geçecektir. Daha çok artış UVX transistör VT1'in yayıcı bağlantı noktalarının bloke edilmesine yol açacak ve sonuç olarak kollektör bağlantısının ileri yönde eğimli olduğu ve yayıcı bağlantı noktalarının ters yönde eğimli olduğu bir moda geçecektir (Ters anahtarlama modu) . Devre çıkış voltajı U ÇIKTI=U CE.us=sen 0 (doygunlukta transistör VT2).

Böylece ele alınan eleman mantıksal VE-DEĞİL işlemini gerçekleştirir.

Bir TTL elemanının en basit devresinin bir takım dezavantajları vardır. Bu tür elemanlar seri bağlandığında, diğer benzer elemanların yayıcıları elemanın çıkışına bağlandığında, LE'den tüketilen akım artar ve yüksek seviye voltajı azalır (log. “1”). Bu nedenle elemanın yük kapasitesi düşüktür. Bunun nedeni, LE'den yük transistörleri tarafından tüketilen, ters modda çok yayıcı transistörün büyük yayıcı akımlarının varlığından kaynaklanmaktadır.

Ek olarak, bu devre pozitif girişim düzeyine göre düşük gürültü bağışıklığına sahiptir: sen+ POM = U BE.us –U 0 =U BE.us–2U CE.us. Bu eksiklikleri gidermek için karmaşık invertörlü TTL devreleri kullanılır (Şekil 11, b).

3.2.2 Karmaşık invertörlü TTL elemanı

Karmaşık bir invertöre sahip bir TTL devresi (Şekil 11, b), tıpkı basit bir invertöre sahip bir devre gibi, mantıksal bir VE-DEĞİL işlemi gerçekleştirir. Girişlerde voltaj varsa, günlüğe kaydedin. “0” çoklu emitörlü transistör VT1 doyum modundadır ve transistör VT2 kapalıdır. Sonuç olarak, akım R4 direncinden ve VT4 tabanındaki voltajdan akmadığı için transistör VT4 de kapalıdır. sevgilim 4 = "0". Transistör VT3 açıktır, çünkü tabanı E güç kaynağına direnç R2 aracılığıyla bağlanmıştır. Direnç R3'ün direnci küçüktür, bu nedenle VT3 bir emitör takipçisi olarak çalışır. Mantık elemanının yük akımı ve log seviyesine karşılık gelen çıkış voltajı, transistör VT3 ve açık diyot VD üzerinden akar. “1”, besleme voltajı eksi voltaj düşüşüne eşittir U BE.us, açık bir diyot boyunca voltaj düşüşü sen=U BE.us ve temel akım VT2'den R2 direnci boyunca küçük bir voltaj düşüşü: sen¹= e–2U CE.us– R 2 ben B 2 = B n– 2U BE.us.

Dikkate alınan mod, TTL mantık elemanının transfer karakteristiğinin 1. bölümüne karşılık gelir (Şekil 12.a)

Şekil 12 Temel LE serisi 155'in özellikleri:

a – iletim, b – giriş.

Tüm girişlerdeki voltaj arttıkça VT2 bazının potansiyeli de artar ve UVX=sen 0 o zamandan beri transistör VT2 açılır, kolektör akımı akmaya başlar ben K 2, R2 ve R4 dirençleri aracılığıyla. Sonuç olarak, VT3'ün baz akımı azalır, üzerindeki voltaj düşüşü artar ve çıkış voltajı düşer (Şekil 12'deki bölüm 2). R4 direncinde voltaj düşüşü varken U R 4 <U BE.us transistör VT4 kapalı. Ne zaman UVX=sen¹ o zamandan beri =2U BE.us–U CE.us transistör VT4 açılır. Giriş voltajındaki daha fazla artış, VT2 ve VT4'ün doymasına ve VT1'in ters moda geçişine yol açar (Şekil 12'deki bölüm 3). Bu durumda noktanın potansiyeli " A"(bkz. Şekil 11, b) eşittir Ua=U BE.us+U CE.us ve noktalar " B» - U b=U CE.us, buradan, sen ab=sen–U b=U BE.us. Transistör VT3 ve diyot VD1'in kilidini açmak için ihtiyacınız olan sen ab≥2U BE.us. Bu koşul sağlanmadığı için VT3 ve VD1 kapatılır ve devre girişindeki gerilim eşittir U CE.us=sen 0 (Şekil 12'deki bölüm 4).

Anahtarlama sırasında, hem VT3 hem de VT4 transistörlerinin açık olduğu ve akım dalgalanmalarının meydana geldiği zamanlar vardır. Bu akımın genliğini sınırlamak için devreye küçük dirençli bir direnç (R3 = 100–160 Ohm) dahil edilmiştir.

MET yayıcılar üzerindeki 2 V'tan büyük negatif voltajda, bir tünel arızası gelişir ve giriş akımı keskin bir şekilde artar. LE'yi negatif parazitin etkilerinden korumak için devreye VD2, VD3 diyotları eklenir ve bu da onu 0,5-0,6V seviyesinde sınırlar.

(4–4,5) V'den büyük bir pozitif voltajla, LE girişlerine bir günlük sağlamak için giriş akımı da artar. “1” girişleri +5 V besleme gerilimine bağlanamaz.

LE TTL'nin pratik uygulamasında kullanılmayan girişler serbest bırakılabilir. Ancak bu, serbest terminaller üzerindeki parazit etkisinden dolayı gürültü bağışıklığını azaltır. Bu nedenle, önceki LE için fazlalığa yol açmazsa genellikle birbirleriyle birleştirilirler veya giriş akımını sınırlayan R = 1 kOhm direnci aracılığıyla +5 V güç kaynağına bağlanırlar. Her rezistöre en fazla 20 giriş bağlanabilir. Bu yöntemle seviye log olur. "1" yapay olarak yaratılmıştır.

Karmaşık invertörlü bir TTL elemanının gürültü bağışıklığı:

sen + ponpon = sen 1 o zamandan beri – sen 0 = 2U BE.us – 2U CE.us

sen – ponpon = sen 1 – sen 1 o zamandan beri = e – 4U BE.us + U CE.us

Açıldığında sinyal yayılım gecikme süresiyle belirlenen TTL elemanlarının performansı T 1,0 eşek.r ve kapatılıyor T 0,1 eşek.r, azınlık taşıyıcılarının transistör tabanlarında birikmesi ve emilmesi işlemlerinin süresine, toplayıcı SC'lerin kapasitanslarının ve SC bağlantılarının yayıcı kapasitörlerinin yeniden şarj edilmesine bağlıdır. TTL elemanının çalışması sırasında açık transistörler doygunluk durumunda olduğundan, transistörler kapatıldığında azınlık taşıyıcılarının emilmesiyle TTL'nin ataletindeki artışa önemli bir katkı sağlanır.

Karmaşık bir invertöre sahip TTL elemanları, büyük bir mantık salınımına, düşük güç tüketimine, yüksek performansa ve gürültü bağışıklığına sahiptir. Tipik TTL parametre değerleri aşağıdaki gibidir: U çukuru=5V; sen 1 ≥2,8 V; sen 0 ≤0,5 V; bina=10...20 ns; P pot.sr.=10...20mW; K kere=10.

3.2.3 TTLSH öğeleri

TTL elemanlarının performansını arttırmak için TTLSH elemanları, geleneksel bir transistör ile transistörün tabanı ve toplayıcısı arasına bağlanan bir Schottky diyotun birleşimi olan Schottky transistörlerini kullanır. Schottky diyot boyunca açık durumdaki voltaj düşüşü geleneksel bir pn bağlantısından daha az olduğundan, giriş akımının çoğu diyottan akar ve yalnızca küçük bir kısmı tabana akar. Bu nedenle transistör derin doygunluk moduna girmez.

Sonuç olarak, taşıyıcıların kolektör bağlantısı yoluyla enjeksiyonu nedeniyle tabanda birikmesi pratikte meydana gelmez. Bu bağlamda, açıldığında kollektör akımının yükselme süresinin ve kapatıldığında emilim süresinin azalması sonucu Schottky bariyerli transistör anahtarının hızında bir artış vardır.

Schottky diyotlu (TTLS) TTL elemanlarının ortalama sinyal yayılma gecikme süresi, benzer TTL elemanlarına kıyasla yaklaşık iki kat daha azdır. TTLSH'nin dezavantajı, benzer TTL elemanlarına kıyasla gürültü bağışıklığının daha düşük olmasıdır. sen + ponpon daha yüksek değer nedeniyle sen 0 veya daha az U por.

3.2.4 Üç çıkış durumuna sahip TTL öğeleri -

ek bir giriş V - izin girişi var (Şekil 13, a). Bu girişe voltaj uygulandığında sen 0 transistörü VT5 açık ve doymuştur ve VT6 ve VT7 transistörleri kapalıdır ve bu nedenle mantık elemanının çalışmasını etkilemez. Bilgi girişlerindeki sinyallerin kombinasyonuna bağlı olarak LE'nin çıkışı "log" seviyesinde bir sinyal olabilir. 0" veya "günlük. 1". V girişine “log. 1" transistör VT5 kapanır ve transistörler VT6 ve VT7 açılır, transistör VT3'ün tabanındaki voltaj seviyeye düşer U BE.us+sen d, VT2, VT3, VT4 transistörleri kapanır ve LE yüksek empedanslı (üçüncü) duruma geçer, yani yükten ayrılır.

Şekil 13b bu elemanın UGO'sunu göstermektedir. ∇ sembolü çıkışın üç durumu olduğunu gösterir. Simge e∇ “Üçüncü durumun çözünürlüğü” =0 sinyali ile LE'nin üçüncü (yüksek direnç) duruma aktarıldığını gösterir.

Güç kaynağı devresi boyunca paraziti azaltmak için, LE gruplarının otobüslerine bağlantı noktalarına kasa başına yaklaşık 0,1 μF kapasiteye sahip ayırıcı seramik kapasitörler monte edilir. Her kartta, güç devresi ile ortak veri yolu arasında 4,7–10 μF kapasiteli 1–2 elektrolitik kapasitör bulunur.

Şekil 13 Üç çıkış durumu a) ve UGO b)'sine sahip TTL AND-NOT mantıksal öğesi.

Tablo 7'de bazı LE TTL serilerinin parametreleri gösterilmektedir.

Tablo 7 Bazı TTL mantık öğesi serilerinin parametreleri

SEÇENEKLER	SERİ
	Evrensel	Yüksek performans		Mikro güç
	133, 155	K531	KR1531	K555	Kr1533
Giriş akımı ben 0 VX, mA	-1,6	-2,0	-0,6	-0,36	-0,2
Giriş akımı BEN 1 VX, mA	0,04	0,05	0,02	0,02	0,02
Çıkış voltajı sen 0 ÇIKIŞ, İÇİNDE	0,4	0,5	0,5	0,5	0,4
Çıkış voltajı sen 1 ÇIKIŞ, İÇİNDE	2,4	2,7	2,7	2,7	2,5
Çıkış yayılma oranı K KEZ	10	10	10	20	20
Giriş havuzlama faktörü HAKKINDA	8	10	-	20	-
Sinyal yayılma gecikme süresi t ARKA	19	4,8	3,8	20	20
Akım tüketimi, mA:
BEN 0 TER(saatte sen 0 ÇIKIŞ)	22	36	10,2	4,4	3
BEN 1 TER(saatte sen 1 ÇIKIŞ)	8	16	2,8	1,6	0,85
	0,4	0,3	0,3	0,3	0,4
Besleme gerilimi, V	5	5	5	5	5
Çıkış akımları, mA:
BEN 0 ÇIKIŞ	16	20	20	8	4
BEN 1 ÇIKIŞ	-0,4	-1	-1	-0,4	-0,4
Eleman başına ortalama güç tüketimi, mW	10	19	4	2	1,2

3.3 Verici-bağlantılı mantık

Yayıcı-bağlantılı mantığın (ECL) temeli, yüksek hızlı bir akım anahtarıdır (Şekil 14a). Yük dirençleri RK'nin dahil olduğu kollektör devresinde iki transistörden oluşur ve her iki transistörün verici devresinde değeri Rk'den önemli ölçüde daha büyük olan ortak bir Re direnci vardır. Uin giriş sinyali, transistörlerden birinin girişine beslenir ve diğerinin girişine Uop referans voltajı verilir. Devre simetriktir, bu nedenle başlangıç durumunda (U in = U op) her iki transistörden de aynı akımlar akar. Toplam I O akımı Re direnci üzerinden akar.

Şekil 14 Verici-bağlantılı mantık: a) akım anahtarı;

b) basitleştirilmiş devre şeması

Artırırken Sen içeridesin transistör VT1'den geçen akım artar, Re direnci üzerindeki voltaj düşüşü artar, transistör VT2 kapanır ve içinden geçen akım azalır. “1” seviye günlüğüne eşit bir giriş voltajıyla ( Uin =U 1), transistör VT2 kapanır ve tüm akım transistör VT1 üzerinden akar. Devre parametreleri ve akım BEN 0, transistör VT1 açıldığında doyma bölgesinin sınırında doğrusal modda çalışacak şekilde seçilir.

Azalırken Sen içeridesin seviyeyi günlüğe kaydetmek "0" ( Sen içeridesin=sen 0), aksine, transistör VT1 kapalıdır ve transistör VT2, doyma bölgesi sınırında doğrusal moddadır.

ESL devresinde (Şekil 14b), akım anahtarının kollarından birini oluşturan transistör VT1'e bir veya daha fazla transistör (giriş bağlantı katsayısına bağlı olarak) paralel olarak bağlanır. Yük kapasitesini artırmak için LE çıkışlarına iki emitör takipçisi VT4 ve VT5 bağlanır.

Tüm girişlere veya bunlardan birine bir sinyal uygularken, örneğin ilk UVX 1 =sen 1, transistör VT1 açılır ve içinden akım I 0 akar ve transistör VT3 kapanır.

U ÇIKTI 1 = sen 1 – U BE.us = sen 0

U ÇIKTI 2 = U PIT – U BE.us = sen 1

Böylece, birinci çıkışa göre bu devre mantıksal OR-NOT işlemini, ikinci çıkışa göre ise VEYA işlemini uygular. Eşik voltajının olduğunu görmek kolaydır U POR =U OP, mantıksal kenar Δ sen=sen 1 -sen 0 =U BE.us ve devrenin gürültü bağışıklığı sen + POM=sen - POM=0,5U BE.us.

Elemanın giriş akımları ve dolayısıyla ESL'nin yük akımları küçüktür: BEN 0 VX≈0, akım BEN 1 VX doyma bölgesinde değil, doyma bölgesinin kenarında çalışan transistörün baz akımına eşittir. Bu nedenle elemanın yük kapasitesi yüksektir ve dallanma katsayısı 20 veya daha fazlasına ulaşır.

Mantıksal fark küçük olduğundan, güç kaynağı voltajının dengesizliği ESL'nin gürültü bağışıklığını önemli ölçüde etkiler. ESL devrelerinde gürültü bağışıklığını arttırmak için güç kaynağının pozitif kutbu değil, pozitif kutbu topraklanır. Bu, girişim voltajının büyük bir kısmının yüksek direnç Re'de düşeceği ve yalnızca küçük bir kısmının devrenin girişlerine ulaşacağı şekilde yapılır.

LE ESL ve TTL'yi birlikte kullanırken, mantıksal sinyallerin seviyelerini koordine eden aralarına özel mikro devreler eklemek gerekir. Arandılar seviye dönüştürücüler(PU).

ESL'nin yüksek performansı aşağıdaki ana faktörlerden kaynaklanmaktadır:

1 Açık transistörler doygunlukta değildir, bu nedenle azınlık taşıyıcılarının bazlarda emilme aşaması hariçtir.

2 Giriş transistörleri, düşük çıkış direncine sahip olan, büyük bir taban akımı sağlayan ve dolayısıyla giriş ve referans transistörlerinin kısa bir açılma ve kapanma süresini sağlayan önceki elemanların verici takipçileri tarafından kontrol edilir.

Tüm bu faktörler birlikte ESL elemanlarının çıkış voltajının kısa yükselme ve düşme sürelerini garanti eder.

Aşağıdaki ortalama parametreler ESL için tipiktir: U çukuru=–5V; sen 1 =–(0,7–0,9)V; sen 0 =–(1,5–2)V; tZ D.av=3–7 ns; P ter=10–20 mW.

K500 ve K1500 serileri umut verici kabul ediliyor; K1500 serisi nanosaniyenin altında ve 1 ns'den daha az yayılma gecikme süresine sahip. (Tablo 8).

Tablo 8 LE ESL'nin ana serisinin parametreleri

Seçenekler	Seri
Seçenekler	K500	K1500
Giriş akımı BEN 0 VX,mA	0,265	0,35
Giriş akımı BEN 1 VX, mA	0,0005	0,0005
Çıkış voltajı sen 0 ÇIKIŞ, İÇİNDE	-1,85…-1,65	-1,81…-1,62
Çıkış voltajı sen 1 ÇIKIŞ, İÇİNDE	-0,96…-0,81	-1,025…-0,88
Çıkış eşik voltajı, V:
sen 0 ÇIKTI	-1,63	-1,61
sen 1 ÇIKTI	-0,98	-1,035
Yayılım gecikme süresi, ns	2,9	1,5
İzin verilen girişim voltajı, V	0,125	0,125
Fanout faktörü K KEZ	15	-
Besleme gerilimi, V	-5,2; -2,0	-4,5; -2,0
Eleman başına güç tüketimi, mW	8…25	40

3.4 Doğrudan bağlı transistör mantığı (DLC)

TLNS elemanının devresinde, yük direnci iki transistörün birbirine bağlı kolektörlerinin devresine dahil edilir (Şekil 15,a). X1 ve X2 giriş sinyalleri bu transistörlerin tabanlarına beslenir. X1 ve X2 aynı anda "log 0"a eşitse, her iki transistör de kapalıdır ve devrenin çıkışında yüksek bir Y = 1 potansiyeli olacaktır. Girişlerden en az birine veya her ikisine yüksek potansiyel "log 1" uygulanırsa, bu durumda transistörlerden biri veya her ikisi de açıktır ve devrenin çıkışı düşük bir Y = 0 potansiyeline sahip olacaktır. Böylece devre OR-NOT işlemini gerçekleştirir.

Şekil 15 LE NSTL a) ve yük transistörlerinin giriş özellikleri b).

Gördüğünüz gibi NSTL eleman devresi son derece basittir ancak önemli bir dezavantajı vardır. Elemanın çıkışı bir log potansiyeline ayarlandığında. “1”, yük transistörlerinin tabanlarına Şekil 15'te noktalı çizgi olarak gösterildiği gibi sabit bir potansiyel uygulanır sen¹. Transistörlerin parametrelerindeki dağılım nedeniyle (bkz. Şekil 15, b), transistörlerin taban akımları önemli ölçüde değişebilir. Bunun sonucunda transistörlerden biri derin doyuma girerken diğeri doğrusal modda olabilir. Bu durumda, "log.1" seviyeleri önemli ölçüde farklılık gösterecek ve bu da cihazın bir bütün olarak çalışmasında her zaman arızalara yol açacaktır. Bu nedenle LE NSTL devresi yalnızca voltaj kontrollü transistörlerle kullanılır.

3.5 Entegre enjeksiyon mantığı

Entegre enjeksiyon mantığının (I²L) elemanlarının ayrı devrelerde analogları yoktur ve yalnızca entegre bir versiyonda uygulanabilir (Şekil 16, a). I²L elemanı iki transistörden oluşur: yatay bir pnp transistörü enjektör görevi görür ve dikey çoklu toplayıcı npn transistörü invertör modunda çalışır. Ortak n-tipi bölge, pnp transistörünün tabanı ve aynı zamanda npn transistörünün vericisi olarak görev yapar ve "toprak" noktasına bağlanır. Pnp transistörünün toplayıcısı ve npn transistörünün tabanı da ortak bir alandır. Şekil 16b'de eşdeğer bir devre gösterilmektedir.

Şekil 16 Enjeksiyon gücüne sahip transistör: a - blok şeması, b - eşdeğer devre, c - akım jeneratörlü eşdeğer devre.

Enjektör yayıcı taban devresine besleme voltajı verilir U ÇUKURU. Minimum kaynak voltajı, emitör bağlantısındaki voltaj düşüşüyle belirlenir: U CE.us=0,7 V. Ancak emitör akımını dengelemek için BEN 0 direnç R kaynağa seri bağlanır ve güç kaynağının voltajı alınır U ÇUKURU=1...1,2 V. Bu durumda, p-n bağlantısı emitör tabanı VT1 açıktır ve deliklerin kolektör bağlantısına difüzyonu gerçekleşir. Kollektöre doğru ilerledikçe deliklerin bir kısmı elektronlarla yeniden birleşir, ancak bunların önemli bir kısmı kolektör bağlantısına ulaşır ve içinden geçerek invertörün p tabanına (transistör VT2) girer. Bu yayılma süreci, yani. Giriş etkisinden bağımsız olarak delikler sürekli olarak tabana enjekte edilir.

VT2'nin tabanındaki voltaj Sen içeridesin=sen S anahtarının kapalı durumuna karşılık gelen 0'da, invertörün p tabanına giren delikler, güç kaynağının negatif kutbuna serbestçe akar. Transistör VT2'nin kolektör devresinde akım akmaz ve bu, kolektör devresi VT2'nin açık durumuna eşdeğerdir. Çıkış devresinin bu durumu log voltajına karşılık gelir. "1".

Şu tarihte: Sen içeridesin=senİnverterin p-tabanında 1 (S anahtarı açık) delik birikir. Baz potansiyeli artmaya başlar ve buna bağlı olarak VT2 geçişlerindeki gerilimler bu geçişler açılıncaya kadar azalır. Daha sonra transistör VT2'nin kollektör devresinde bir akım akacak ve invertörün (transistör VT2) vericisi ile toplayıcısı arasındaki potansiyel farkı sıfıra yakın olacaktır, yani. bu transistör devrenin kısa devre bölümünü temsil eder ve bu durum log seviyesine karşılık gelecektir. "0". Böylece, dikkate alınan unsur bir anahtar görevi görür.

Bilindiği gibi ortak tabanlı bir devreye bağlı bir transistörün kollektör akımı, geniş bir aralıkta kollektör üzerindeki gerilimdeki değişikliklere bağlı değildir. OB'li devreye transistör VT1 dahil edilmiştir. Bipolar transistörün çalışma teorisinden, sabit bir emitör akımında alınan çıkış karakteristiğinin neredeyse yatay olduğu, yani kolektör akımının kolektör üzerindeki voltaja bağlı olmadığı bilinmektedir. Bu nedenle eşdeğer bir akım jeneratörü ile değiştirilebilir. Eşdeğer akım jeneratörü teoremine göre, bir akım kaynağına DC voltajın eklenmesi veya çıkarılması, o jeneratörün akım değerini etkilemez. Buna göre enjeksiyon gücüne sahip transistör devresi Şekil 16c'de gösterilen daha basit bir eşdeğer devre gibi görünmektedir.

Eğer Sen içeridesin=sen 1 , o zaman akım BEN Akım jeneratöründen gelen 0, VT2'nin tabanına akarak onu açar. burada Sen içeridesin=sen 0. Eğer Sen içeridesin=sen 0, ardından geçerli BEN 0 şasiye kısa devre, transistör VT2 kapalı ve Sen dışarıdasın=sen 1 .

Şekil 17 Entegre enjeksiyon mantığı (I²L): OR-NOT elemanı a) devresi ve mantıksal fonksiyonun AND b) uygulanması.

Çok kolektörlü bir transistörün kullanılması, toplam kolektör akımı VT2'nin benzer bir elemanın girişini kontrol etmek için yeterli olan birkaç özdeş parçaya bölünmesini mümkün kılar. Bu sayede, Şekil 17, a'da gösterilen OR-NOT mantıksal elemanının en basit devresini kullanmak mümkün hale gelir. Bu devre NSTL elemanının devresine benzer (bkz. Şekil 15, a). NOR-NOT NSTL elemanının devresinden farklı olarak, NOR-NOT AND²L elemanı kombine kolektör devresinde bir direnç bile gerektirmez, çünkü kolektör devresi bir sonraki aşamanın akım jeneratöründen güç alır.

Şekil 17b, her iki girişe (X1 ve X2) bir mantık sinyali uygulandığında AND mantıksal fonksiyonunu uygulayan bir devreyi göstermektedir. İnverterlerin (VT3 ve VT4) kombine toplayıcılarındaki “0” log seviyesi olacaktır. "1". Girişlerden birine veya her iki girişe aynı anda bir log sinyali uygulandığında. “1”, devrenin çıkışında bir log sinyalimiz var. Mantıksal VE işleminin yürütülmesine karşılık gelen “0”.

I²L elemanları alt tabaka üzerinde küçük bir alan kaplar ve düşük güç tüketimi ve anahtarlama enerjisine sahiptir. Aşağıdaki parametrelerle karakterize edilirler: U ÇUKURU=1V; ayarlandı.=10...100 ns; K kere=3,5; K devri=1.

3.6 MOS transistörlerine dayalı mantık elemanları

MOS transistör mantık elemanları iki tür transistör kullanır: kontrol ve yük. Kontrolörlerin kısa fakat oldukça geniş bir kanalı vardır ve bu nedenle yüksek iletkenlik değerine sahiptirler ve düşük voltajla kontrol edilirler. Yüklü olanlar ise tam tersine daha uzun ama dar bir kanala sahiptir, bu nedenle daha yüksek çıkış direncine sahiptirler ve büyük bir aktif direnç görevi görürler.

3.6.1 Dinamik yüklü tuşlardaki mantık öğeleri

Dinamik yüklü anahtarlardaki mantık elemanları bir yük ve birkaç kontrol transistöründen oluşur. Kontrol transistörleri paralel bağlanırsa, NSTL'de olduğu gibi (bkz. Şekil 15, a), eleman mantıksal bir VEYA-DEĞİL işlemi gerçekleştirir ve seri olarak bağlandığında bir VE-DEĞİL işlemi gerçekleştirir (Şekil 18, a) , B).

Şekil 18 MOS TL elemanlarının diyagramları: a) – OR-NOT, b) – AND-NOT.

X1 ve X2 girişlerinde voltaj varsa U ВХ =U 0 <U ZI.por kontrol transistörleri VT1 ve VT2 kapalıdır. Bu durumda çıkış voltajı log seviyesine karşılık gelir. "1". Bir elemanın girişlerinden birine veya her ikisine voltaj uygulandığında U ВХ =U 1 >U ZI.por, sonra çıktıda bir günlüğümüz var. Mantıksal VEYA-DEĞİL işleminin yürütülmesine karşılık gelen “0”.

AND-NOT eleman devresinde kontrol transistörleri seri olarak bağlanır, dolayısıyla seviye log olur. Devrenin çıkışındaki “0” yalnızca her iki girişte de tek sinyal olduğunda oluşur.

MOS TL elemanları yüksek gürültü bağışıklığına, büyük mantıksal farka, düşük güç tüketimine ve nispeten düşük performansa sahiptir. Düşük eşikli MOS transistörlerine dayanan elemanlar için genellikle U ÇUKURU=5...9 V ve yüksek eşikte U ÇUKURU=12,6…27 V. MOS TL'nin ana parametreleri: P ter=0,4...5mW, t ZD.av=20...200 ns; sen 0 ≤1 V; sen 1 ≈7 V.

3.6.2 Tamamlayıcı anahtarlardaki mantıksal öğeler

Tamamlayıcı anahtar, girişleri paralel ve çıkışları seri olarak bağlanan, farklı iletkenlik tiplerindeki kanallara sahip iki MOS transistöründen oluşur (Şekil 19a). Geçit voltajı eşikten büyük olduğunda, belirli tipte bir kanala sahip bir transistör için karşılık gelen transistör açık, diğeri kapalıdır. Gerilim zıt kutuplarda olduğunda açık ve kapalı transistörler yer değiştirir.

Tamamlayıcı anahtarlardaki (CMOS) LE'lerin bir dizi yadsınamaz avantajı vardır.

Güç kaynağı voltajı, direnç içeren LE'ler için ulaşılamayan geniş bir aralıkta (3 ila 15 V arasında) değiştiğinde başarılı bir şekilde çalışırlar.

Yüksek yük direncine sahip statik modda CMOS LE'ler neredeyse hiç güç tüketmez.

Ayrıca şu şekilde de karakterize edilirler: çıkış sinyali seviyelerinin kararlılığı ve güç kaynağı voltajından küçük farkı; yüksek giriş ve düşük çıkış direnci; diğer teknolojilerin mikro devreleriyle koordinasyon kolaylığı.

Şekil 19 CMOS TL mantık elemanlarının devreleri: a) invertör, b) NOR, c) NAND.

2OR-NOT fonksiyonunu gerçekleştiren bir CMOS LE'nin devresi Şekil 19b'de gösterilmektedir. Transistörler VT1 ve VT3 p-tipi bir kanala sahiptir ve sıfıra yakın kapı gerilimlerinde açıktır. Transistörler VT2 ve VT4, n tipi bir kanala sahiptir ve eşik değerinden daha büyük kapı voltajlarında açıktır. Girişlerden her ikisinin veya birinin günlük düzeyi varsa. “1” ise devrenin çıkışı bir log sinyali olacaktır. Mantıksal VEYA-DEĞİL işleminin yürütülmesine karşılık gelen “0”.

Katmanlı ve paralel bağlı transistör grupları değiştirilirse, VE-DEĞİL işlevini gerçekleştiren bir eleman uygulanacaktır (Şekil 19c). Bir öncekine benzer şekilde çalışır. Transistörler VT1 ve VT3 p tipi bir kanala sahiptir ve kapı voltajı sıfıra yakın olduğunda açıktır. Transistörler VT2 ve VT4, n tipi bir kanala sahiptir ve eşik değerinden daha büyük kapı voltajlarında açıktır. Bu transistörlerin her ikisi de açıksa, çıkışta “log” sinyali ayarlanacaktır. 0".

Böylece, transistörlerin p tipi elektriksel iletkenlik kanallarına paralel bağlanması ve transistörlerin n tipi kanallara kademeli bağlantısının kombinasyonu AND-NOT fonksiyonunun uygulanmasını mümkün kılmıştır.

LE CMOS'ta üç kararlı duruma sahip öğeler çok basit bir şekilde uygulanır. Bunu yapmak için, ters sinyallerle kontrol edilen iki tamamlayıcı transistör VT1, VT4 (Şekil 20a), invertör transistörlerine seri olarak bağlanır.

Şekil 20 Üç çıkış durumuna sahip invertör a); TTL LE'nin CMOS LE ile koordinasyonu b).

TTL LE'nin CMOS LE ile eşleştirilmesi birkaç yolla yapılabilir:

1) CMOS LE'ye, TTL LE sinyallerinin CMOS LE transistörlerini değiştirdiği düşük voltajla (+5 V) güç verin;

2) LE TTL'yi, çıkış devresi ek bir voltaj kaynağına bağlı bir direnç içeren açık kollektörle kullanın (Şekil 20b).

Depolama ve kurulum sırasında statik elektriğe dikkat edin. Bu nedenle depolama sırasında mikro devrelerin terminalleri elektriksel olarak birbirine bağlanır. Güç kaynağı kapalıyken kurulurlar ve elektrikçinin gövdesinin toprağa bağlandığı bileziklerin kullanılması zorunludur.

CMOS serisi LE'ler, düşük ve orta hızlı, düşük maliyetli dijital cihazların yapımında yaygın olarak kullanılmaktadır. Bazı CMOS tipi LE serilerinin parametreleri Tablo 8'de verilmiştir.

Tablo 8 Bazı CMOS tip LE serilerinin parametreleri

Seçenekler	seri
Seçenekler	176, 561, 564	1554
Besleme gerilimi U ÇUKURU, İÇİNDE	3…15	2…6
Çıkış gerilimleri, V:
düşük seviye sen 0 ÇIKIŞ	<0,05	<0,1
yüksek seviye sen 1 ÇIKIŞ	U ÇUKURU–0,05	U ÇUKURU–0,01
Ortalama sinyal gecikme süresi, ns:
İçin U ÇUKURU=5V	60	3,5
İçin U ÇUKURU=10 V	20	-
İzin verilen girişim voltajı, V	0,3 U ÇUKURU	-
Statik modda güç tüketimi, mW/kutu	0,1	0,1…0,5
Giriş voltajı, V	0,5…(U ÇUKURU+0,5V)	0,5…(U ÇUKURU+0,5V)
Çıkış akımları, mA	1…2,6	>2,4
Anahtarlama frekansında güç tüketimi F=1 MHz, U ÇUKURU=10V, Cn=50 pf, mW/kutu	20	-
Saat frekansı, MHz	-	150